MT9160B/61B
MT9160BS/BN
VBIAS
VREF
NC
PWRST
IC
A / μ / IRQ
VSSD
CS
NC
SCLK
DATA1
DATA2
超前信息
MT9160BE
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
M+
M-
VSSA
NC
HSPKR +
HSPKR -
VDD
CLOCKIN
NC
STB/F0i
DIN
DOUT
VBIAS
VREF
NC
PWRST
IC
A / μ / IRQ
VSSD
CS
NC
SCLK
DATA1
DATA2
MT9161BE/BS/BN
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
M+
M-
VSSA
NC
HSPKR +
HSPKR -
VDD
CLOCKIN
STBD /食品
STB/F0i
DIN
DOUT
VBIAS
VREF
PWRST
IC
A / μ / IRQ
VSSD
CS
SCLK
DATA1
DATA2
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
M+
M-
VSSA
HSPKR +
HSPKR -
VDD
CLOCKIN
STB/F0i
DIN
DOUT
20引脚SOIC / SSOP
24引脚PDIP
24引脚PDIP / SOIC / SSOP
图2 - 引脚连接
引脚说明
管脚管脚
20针24针
1
2
3
4
5
1
2
4
5
6
名字
V
BIAS
V
REF
PWRST
IC
A / μ / IRQ
描述
偏置电压（输出） 。
(V
DD
/ 2 ）伏可在此引脚用于外部偏置
放大器器。连接0.1
µF
电容V
SSA ，
连接1
µF
电容到VREF。
参考电压的编解码器（输出） 。
名义上[ （V
DD
/2)-1.9 ]伏。二手
在内部。连接0.1
µF
电容V
SSA ，
连接1
µF
电容VBIAS 。
上电复位（输入） 。
CMOS兼容输入与施密特触发器（低电平有效） 。
重置设备的内部状态。
内部连接。
外部配合到V
SSD
以进行正常操作。
A/µ
- 在内部控制位DEN = 0这个CMOS电平兼容输入引脚
支配使用的滤波器/解码器的扩律;
μ律
当连接到V
SSD
和
当连接到V A律
DD
。逻辑或运算与A / μ寄存器位。
IRQ
- 在内部控制位DEN = 1这个引脚变成了一个漏极开路中断
输出信号到D信道的有效访问寄存器的ST -BUS模式。
数字地。
名义上0伏。
片选（输入） 。
这个输入信号被用来选择装置，用于微创
数据传输。低电平有效。 CMOS电平兼容。
串行端口同步时钟（输入） 。
数据时钟的微创。 CMOS电平
兼容。
双向串行数据。
端口，用于微处理器的串行数据传输。摩托罗拉/
经营国家模式，该引脚为数据发送引脚只和数据
接收的DATA 2针的处理。输入CMOS电平兼容。
串行数据接收。
在操作中，摩托罗拉/国家模式，该引脚用于
数据的接收。在英特尔模式下，串行数据发送和接收的执行
DATA引脚1和DATA 2断开。输入CMOS电平兼容。
数据输出。
8位宽通道的高阻抗三态数字输出
数据被发送到第1层收发器。数据通过该引脚同时移出
与比特时钟的时隙德音响中的上升沿由STB定义，或根据
标准的ST- BUS时机。
数据输入。
从第1层接收到的数字输入8位宽度的数据通道
收发器。的时隙期间数据被采样的比特时钟的下降沿
德网络定义了机顶盒，或根据标准的ST - BUS时机。输入电平为CMOS
兼容。
6
7
8
9
7
8
10
11
V
SSD
CS
SCLK
数据1
10
12
数据2
11
13
D
OUT
12
14
D
in
80
MITEL [ MITEL NETWORKS CORPORATION ]
