VP215
设备描述
的VP215是双90MHz的6位ADC系统， （见
图2 ） 。包括芯片是一种高带宽ADC驱动器
放大器呃，有6位模拟数字转换器，锁存器和TTL
兼容的数据输出。该VP215也有必要
偏置电压参考电阻链中的“ FL灰”
ADC的架构。
VRM
模拟量输入
模拟输入（ VIN A，B ）是交流耦合到
ADC驱动器的非反相输入放大器器，这
提供必要的带宽，增益，偏移量和低
要求来驱动ADC阻抗。该放大器具有ER
被设计成使得0伏的输入会产生一个
输出电平相等的电压存在的中间
ADC电阻链， VRM （ 3.00V典型值） 。这是由所获得的
每个放大器呃其中比较内部的反馈回路
该扩增fi er输出VRM （参见图3 ） 。此电压
生产的011111的过渡二进制码100000在
输出的ADC 。
输入
信号
C
C
ADC驱动器
AMP
到了ADC
直流漂移
COMP_ （ Q，I ）
C
COMP
参考电压
一个片上带隙电压基准电路相结合
用两个运算放大器提供了所有必要的偏置电压
ADC的参考电阻链，底部（ VRB ） ，中
（ VRM ）和最高（ VRT ） 。 VRB ， VRM和VRT已
分别引出到销12 ，图9和图4和应
去耦100nF的电容器靠近封装管脚。
图3的DC偏移内部反馈环路
数字接口
该TTL数据输出引脚（ DA0 - DA5 ）和（ DB0 - DB5 ）
已被优化以在附近的设备进行接口
接近VP215并且被设计成提供
令人满意的逻辑电平，速度高达90MHz的成扇
中的一个和一个10pF的总负载电容。所有数据输出
应该有大约相等的负荷，以确保
正确的建立和保持时间。对于超过容性负载
10pF的的，输出缓冲器建议。
ADC电路
该VP215采用了“ FL灰”的架构包括一个
参考电阻链， 64比较器阵列，
编码逻辑和一个6位的锁存器。 63参考水平
由电阻链生成与被比较
使用该扩增fi er ADC驱动器的模拟输出信号
比较器阵列。这将产生一个温度计码
编码逻辑转换成6比特的字。
时钟接口
该时钟信号到ADC同步采样，
该装置如图所示，转换和输出级
时序图（见图4） 。 ADC驱动器放大器的输出端
当比较器阵列被锁定在上升采样
输入时钟的边沿。数据随后被提供给TTL数据
输出和锁存输入时钟的下降沿。
V REF 。
VIN （A ， B）
比较
LATCH
C
L
τ
1
数据输出
时钟ADC
N-1
N
N+1
VIN （A ， B）
TPW 1
CLKIN
TPW 0
数据输出
N-1
N
TSU
图4系统的时序图
N+1
T
HOLD
TTL
门槛
5
MITEL [ MITEL NETWORKS CORPORATION ]
