VP2614
SCLK
地址
O / P
20ns
最大
CHIP ENABLE /
O / P ENEBALE
TAC
数据的I / P
读周期
写周期
地址
O / P
最大为20ns
芯片
启用
数据
O / P
20ns
最大
写
启用
数据有效
20ns
最大
20ns
最大
有效
DMODE3 ： 0
地址有效
0ns
民
功能
GOB号码
MB数
控制决策
定量值
卧式MV
立式MV
编码模式座
子座无
零运行计数
RLC系数
未使用
未使用
未使用
未使用
未使用
等待状态
10ns
民
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
图3 ：外部缓冲时间
不是所有的这一侧的信息所使用的VP2615 DE-
编码器中，但仍然输出的数据总线上可用
DBUS7 ： 0 。这在部分上附加描述
信息。此外，附加信息可以被检
由系统控制器。
对于完整的解码器系统的要求是这样的
它是理想的VP2614 / 15对来自由运行，并
忽略视频中嵌入的时态引用
比特流。一对则总是处理所述比特流，而当时─
以往的码位是可用的，使用所需的处理速率
为全面30赫兹帧频。操作以这种方式可
解复用器芯成紧密耦合到所述VP2615接口
电路，并没有额外的缓冲是必要的。 DE-的
复用处理，然后锁定到该宏块定时
所需的VP2615结构。
表1.输出码
VP2615接口
该VP2614提供了一个无缝连接的VP2615
解码器。运行长度编码系数和控制信息
灰被发送过DBUS7 ：0总线，并且被标识
由上所述DMODE3的代码：在表1中0总线给定的
VP2614产生被用来选通的连续DCLK
数据到VP2615 。这是通过将系统衍生
由两个时钟，并且当没有数据实际上是可用的
DMODE3 ： 0总线将显示一个等待状态。时序示于
图4中。
该VP2615需要一个宏块及其控制Infor公司
息被调过来一个最低期限，名义上
相当于2048个系统时钟周期，但与津贴
异步DCLK 。等待状态从而为插入
在为了执行这个宏的VP2614必要
期。在正常情况下VP2614不会采取
长于2048个时钟周期，以产生一个宏块，但
大约10 ％的额外的时间可用于之前的每个宏块
在30Hz的帧速率变得不可能维持。
一个宏块转移的开始是由所识别的
存在控制决策字节（ DMODE3 ： 0 = 0010 ）中。
每个宏块槽必须至少包含该控制
决定字节，随后是GOB编号，然后将
宏块数。没有进一步的字节是强制性的。
当高，位0的控制决定字节表示
固定聚积，并在第1位高表示帧间模式
编码。在第2位的高表示该宏块是
过滤，并在第3位高表示运动补偿
SCLK
线路接口
位流输入到该设备由一个异步控制
异步的线路输入选通，其中，当数据是有效的使能
由一个数据有效信号。具体的时序信息见
图2中。
最大输入频率为4兆赫和的上升沿
在选通被用于在内部锁存数据。该VP2614
产生肚里无效时，数据就绪信号
不能接受。此，例如，发生系统中
复位或者接收数据缓冲器溢出。
外部缓冲要求
外部缓冲器必须是一个32K ×8位的静态RAM ，和
必须遵守在图3中给出的时序要求。
正常工作条件下的缓冲器不会溢出，
然而可以想象的是，在一些不可预见的条件
和灰缓冲区可以填写，然后溢出。为此一
缓冲区满标志会在状态寄存器中的一个规定。这
被置位，当缓冲液是90 ％的电量，本身不是一个错误
条件。如果缓冲区继续填充，并最终过
流，然后READY信号线接口变为无效。
溢出的效果是也清除缓冲器和缓冲器
空标志将得到提升。没有状态位来表示
溢出，但缓冲区满的延长期，其后
缓冲器空，可用于推断的条件。
DCLK
O / P
25ns的最大
25ns的最大
DATA FROM
VP2614
DMODE
3:0
数据有效
25ns的最大
数据有效
4
图4 ：输出时序
MITEL [ MITEL NETWORKS CORPORATION ]
