MSM8128 - 70/85/10/12
问题4.5 ： 2001年4月
低V
CC
数据保留时序波形1
（ CS1控制）
VCC
4.5V
数据保持方式
4.5V
t
CDR
2.2V
t
R
2.2V
V
DR
CS1
≥
Vcc-0.2V
0V
CS1
低V
CC
数据保留时序波形2
（ CS2控制）
VCC
4.5V
数据保持方式
t
CDR
t
R
4.5V
CS2
V
DR2
0.4V
CS2
≤
0.2V
0V
AC特性备注
（ 1 ）低CS1 ，高CS2和低WE的重叠期间，写操作。写在开始之间的过渡最新
CS1变低， CS2会很高，我们变低。在CS1中最早转型写结尾要高， CS2
将LOW和我们要高。吨
WP
从写入的开始写的末端测量。
(2) t
WR
从CS1的早期检测或WE变高或CS2变高到写周期的结束。
（ 3 ）在此期间， I / O引脚的输出状态。输入信号的相位不能被应用。
（ 4 ）如果CS1同时变低，我们是否低，或WE变低后，输出保持在高阻抗状态。
（ 5 ） OE是持续较低。 （ OE = V
IL
)
（6） Dout为同相位，作为该写周期中写入的数据。
（7） Dout为下一个地址的读数据。
（ 8 ）如果CS1为低和CS2为高，在此期间， I / O引脚的输出状态。输入信号的相位必须不
应用到I / O引脚。
(9) t
WHZ
被定义为时间，让输出达到开路条件和没有被引用到输出电压
的水平。这些参数进行采样，而不是100 ％测试。
%
MOSAIC [ MOSAIC ]
