MOSA
应答
MS6260
增益和衰减音量控制IC
在应答时钟脉冲,主机(上)把SDA线上的电阻高的水平。周边
(音频处理器) ,承认有下拉( LOW)在应答时钟脉冲,使SDA线
SDA线是在一个稳定的低状态期间该时钟脉冲。请参考下图。
SCL
1
2
3
7
8
9
SDA
最高位
开始
应答
已解决的音频处理器产生接收每个字节后应答,否则,
SDA线将第九期间保持在高电平(9
th
)时钟脉冲。在这种情况下,主发射器可
生成以中止传送停止信息。
的SDA和SCL总线时序
SDA
t
f
SCL
t
低
t
r
t
SU ; DAT
t
f
t
HD ; STA
t
SP
t
r
t
BUF
S
t
HD ; STA
t
HD ; DAT
t
高
t
SU ; STA
S
r
t
SU ; STO
P
S
标准模式
符号
f
SCL
t
高清: STA
t
低
t
高
t
SU : STA
t
高清: DAT
t
苏: DAT
t
r
t
f
t
苏: STO
t
BUF
C
b
V
nL
V
nH
参数
民
0
4.0
4.7
4.0
4.7
0
250
-
-
4.0
4.7
-
最大
100
-
-
-
-
3.45
-
1000
300
-
-
400
-
-
单位
千赫
us
us
us
us
us
ns
ns
ns
us
us
pF
V
V
SCL时钟频率
保持时间(重复)启动条件。
在此期间后,将产生第一个时钟脉冲
SCL时钟的低电平周期
高周期的SCL时钟
建立时间重复起始条件
数据保持时间:
对于我
2
C总线设备
数据建立时间
上升SDA和SCL信号的时间
秋季SDA和SCL信号的时间
建立时间为停止条件
一个停止和启动条件之间的总线空闲时间
容性负载为每个公交专线
噪声容限在低电平为每个连接的设备(包括
0.1V
DD
滞后)
噪声容限高电平时为每个连接的设备(包括
0.2V
DD
滞后)
REV 1
6
www.mosanalog.com.tw