茂矽
V53C517405A
4M X 4 EDO页模式
CMOS动态RAM
V53C517405A
马克斯。 RAS访问时间, (T
RAC
)
马克斯。列地址访问时间(T
CAA
)
分钟。扩展数据输出页模式周期时间(T
PC
)
分钟。读/写周期时间, (T
RC
)
50
50纳秒
25纳秒
20纳秒
84纳秒
60
60纳秒
30纳秒
25纳秒
104纳秒
特点
s
4M ×4位的组织
s
EDO页面模式的持续数据传输率
50兆赫
s
RAS存取时间:50 ,60, 70纳秒
s
低功耗
s
读 - 修改 - 写, RAS仅刷新,
CAS先于RAS刷新,刷新隐藏
s
刷新间隔:2048次/ 32毫秒
s
可在26分之24针300万SOJ ,
和第24/ 26针300密耳的TSOP -II
s
采用+5 V单
±
10 %的电力供应
s
TTL接口
描述
该V53C517405A是4194304 ×4位高
性能CMOS动态随机存取
内存。该V53C517405A提供页面模式
操作与扩展数据输出。该
V53C517405A具有对称的地址, 11比特的行
和11位的列。
所有输入为TTL兼容。 EDO页面模式
操作允许随机存取高达2048 ×4位,
在一个页面上,周期时间短至20ns 。
这些特性使得V53C517405A理想
适合于各种各样的高性能
计算机系统和外围设备的应用程序。
设备使用图
操作
温度
范围
0
°
C至70
°
C
包装外形
K
•
访问时间(纳秒)
50
•
动力
标准。
•
T
•
60
•
温度
标志
空白
V53C517405A修订版1.1 1998年3月
1