V58C2256(804/404/164)S
高性能
2.5伏256兆位的DDR SDRAM
4银行X的8Mbit ×8 （ 804 ）
4银行X的4Mbit ×16 （ 164 ）
4银行X的16Mbit ×4 （ 404 ）
6
DDR333B
7
DDR266A
7.5ns
7ns
143兆赫
75
DDR266B
10纳秒
7.5纳秒
133兆赫
初步
特点
■
与系统的高速数据传输速率
频率高达166 MHz的
■
数据面膜写控制
■
由BA0 & BA1控制四家银行
■
可编程CAS延时： 2 ， 2.5
■
可编程的缠绕顺序：顺序
或交织
■
可编程突发长度：
2，4， 8，用于连续型
2，4， 8为交错型
■
自动和控制预充电命令
■
掉电模式
■
自动刷新和自刷新
■
刷新间隔： 8192次/ 64毫秒
■
可提供66引脚400密耳的TSOP或者60球SOC
BGA
■
SSTL - 2兼容的I / O
■
双倍数据速率（ DDR ）
■
双向数据选通（DQS ），用于输入和
输出数据，有源上两边缘
■
片DLL对齐DQ和DQS与过渡
CK转换
■
差分时钟输入CK和CK
■
电源2.5V ± 0.2V
■
QFC选项FET控制。 X4的部分。
*注： DDR 333B支持PC2700模块2.5-3-3时机
DDR 266A支持与2-2-2的时序PC2100模块
DDR 266B支持PC2100模块2.5-3-3时机
DDR 200支持与2-2-2的时序PC1600模块
CILETIV LESO M
8
DDR200
10纳秒
8纳秒
125兆赫
时钟周期时间（T
CK2
)
时钟周期时间（T
CK2.5
)
系统频率（F
CK MAX
)
7.5纳秒
6纳秒
166兆赫
描述
该V58C2256 （ 804/404/164 ） S是一个四银行
被划分为4银行DDR DRAM X的8Mbit ×8 （ 804 ）
4银行X的4Mbit ×16 （ 164 ） ，或4个库x 16Mbit的×4
（ 404）。该V58C2256 （ 804/404/164 ）S实现了高
通过使用一个芯片的速度的数据传输率架构设计师用手工
tecture该预取多个位，然后同步
chronizes的数据输出到系统时钟。
所有的控制，地址的，电路是同步的
的发布用的外部支持的正边沿
合股时钟。 I / O事务ocurring两个
DQS的边缘。
操作四个存储体中跨
时尚阔叶允许随机访问操作
发生在更高的速率比用标准
DRAM的。一个顺序和无缝数据速率POS-
sible根据突发长度， CAS延迟和
该设备的速度等级。
设备使用图
操作
温度
范围
0 ° C至70℃
包装外形
JEDEC 66 TSOP II
60 BGA SOC
•
CK周期时间（纳秒）
-6
•
动力
-8
•
-7
•
-75
•
标准。
•
L
•
温度
标志
空白
V58C2256 （ 804/404/164 ）S Rev.1.4 2002年10月
1
MOSEL [ MOSEL VITELIC, CORP ]
