欢迎访问ic37.com |
会员登录 免费注册
发布采购

V62C5181024L-70WI 参数 Datasheet PDF下载

V62C5181024L-70WI图片预览
型号: V62C5181024L-70WI
PDF下载: 下载PDF文件 查看货源
内容描述: 128K ×8静态RAM [128K X 8 STATIC RAM]
分类和应用:
文件页数/大小: 12 页 / 63 K
品牌: MOSEL [ MOSEL VITELIC, CORP ]
 浏览型号V62C5181024L-70WI的Datasheet PDF文件第4页浏览型号V62C5181024L-70WI的Datasheet PDF文件第5页浏览型号V62C5181024L-70WI的Datasheet PDF文件第6页浏览型号V62C5181024L-70WI的Datasheet PDF文件第7页浏览型号V62C5181024L-70WI的Datasheet PDF文件第9页浏览型号V62C5181024L-70WI的Datasheet PDF文件第10页浏览型号V62C5181024L-70WI的Datasheet PDF文件第11页浏览型号V62C5181024L-70WI的Datasheet PDF文件第12页  
茂矽
开关波形(写周期)
写周期1 (我们控制)
(4)
t
WC
地址
V62C5181024
t
WR(2)
t
CW(6)
CE
1
t
AW
CE
2
t
AS
WE
t
WP(1)
产量
t
WHZ
输入
5181024 12
t
CW(6)
t
DW
t
DH
写周期2 ( CE控制)
(4)
t
WC
地址
t
CW(6)
CE
1
t
AW
CE
2
t
AS
WE
高-Z
t
DW
输入
5181024 13
t
WR(2)
(4)
t
CW(6)
产量
t
DH
(5)
注意事项:
1.存储器的内部写入时间由CE的重叠限定
1
和CE
2
主动和WE低。所有信号都必须积极
启动任何一个信号可以通过将非活动结束写入。数据输入建立和保持时间应参考
因此终止了写入的信号的第二过渡边缘。
2. t
WR
从CE的早期测定
1
或者我们要高,或CE
2
变低,在写周期的结束。
3.在此期间, I / O引脚处于输出状态,以使相位相反的到输出端的输入信号不能被应用。
4. OE = V
IL
或V
IH
。然而,建议保持OE在V
IH
在写周期,以避免总线冲突。
5.如果CE
1
为低和CE
2
在此期间HIGH , I / O引脚的输出状态。相位相反,则数据输入信号
到输出端不能适用于它们。
6. t
CW
从CE测
1
变低或CE
2
变高,以写的末尾。
V62C5181024 2.2版2000年2月
8