摩托罗拉
半导体技术资料
MC14094B
8级移位/存储寄存器
三态输出
的MC14094B结合一个8级的移位寄存器与一个数据锁存器
各阶段以及从每个锁存三态输出。
数据被移位在正时钟转变和从所述移
第七阶段，两个串行输出。 QS的输出数据是用于在使用中
高速级联系统。在Q输出数据移入的
以下为低速级联系统中使用负时钟跳变。
从移位寄存器的每一级的数据被锁存，负
在选通输入的过渡。数据传播通过闩锁，同时选通
为高。
八大数据锁存器输出由三态缓冲器控制
它由一个逻辑低的输出被置于高阻抗状态
启用。
•
三态输出
•
可驱动两个低功耗TTL负载或一个低功耗的
肖特基TTL负载超过额定温度范围
•
输入二极管保护
•
数据锁存器
•
双输出的数据输出上的正负时钟
TRANSITIONS
•
有用的串行到并行数据转换
•
引脚对引脚兼容CD4094B
最大额定值*
（电压参考VSS）
符号
VDD
参数
直流电源电压
MC14XXXBCP
MC14XXXBCL
MC14XXXBD
L结尾
陶瓷的
CASE 620
P后缀
塑料
CASE 648
ð后缀
SOIC
CASE 751B
订购信息
塑料
陶瓷的
SOIC
TA = - 55 °至125°C的所有软件包。
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎÎÎÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
价值
单位
V
V
- 0.5〜 + 18.0
±
10
500
VIN，VOUT
IIN，电流输出
PD
TL
输入或输出电压（ DC或瞬态）
- 0.5〜 VDD + 0.5
输入或输出电流（ DC或瞬态）
每个引脚
功耗，每包†
储存温度
mA
mW
TSTG
- 65至+ 150
260
引脚分配
频闪
数据
时钟
Q1
Q2
Q3
Q4
VSS
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VDD
产量
启用
Q5
Q6
Q7
Q8
Q的
QS
_
C
_
C
焊接温度（ 8秒焊接）
*最大额定值超出这可能会损坏设备的价值。
†温度降额：
塑料“P和D / DW”套餐： - 7.0毫瓦/
_
C来自65
_
C至125
_
C
陶瓷“L”套餐： - 12毫瓦/
_
c从100
_
C至125
_
C
产量
启用
0
0
1
1
1
1
并行输出
频闪
X
X
0
1
1
1
数据
X
X
X
0
1
1
Q1
Z
Z
无升跌。
0
1
无升跌。
QN
Z
Z
无升跌。
QN–1
QN–1
无升跌。
串行输出
QS *
Q7
无升跌。
Q7
Q7
Q7
无升跌。
Q的
无升跌。
Q7
无升跌。
无升跌。
无升跌。
Q7
时钟
该器件包含保护电路，
警惕损害，由于高静
电压或电场。然而，预
注意事项必须注意避免应用
超过最大额定电压较高的任何电压
年龄这个高阻抗电路。为了正确
操作中， Vin和Vout的应受限制
到的范围内的VSS
（ VIN或VOUT ）
VDD 。
未使用的输入必须始终连接到一个
适当的逻辑电平（例如，是VSS
或VDD ） 。未使用的输出必须悬空。
v
v
Z =高阻抗
X =无关
*在正时钟边沿，在第7个移位寄存器级的信息传送给
Q8和QS 。
REV 3
1/94
©
摩托罗拉CMOS逻辑数据
摩托罗拉公司1995年
MC14094B
1
MOTOROLA [ MOTOROLA, INC ]
