引脚说明
输入
DIN
数据输入
六位字串行输入， MSB在前，转换成数字
数据输入，DIN 。六个字装入MC144110
在每个D / A的周期; 4字被加载到
MC144111.
在过去的6位字偏移确定的输出电平
Q1引脚输出和R1输出。下一个到最后一个6位的字影响
Q2引脚输出和R2输出等。
ENB
负逻辑启用
该ENB引脚必须串行加载过程中是低的（有效） 。
在ENB低到高的转变，包含在数据
移位寄存器被装入锁存器。
CLK
移位寄存器的时钟
数据移入移位寄存器的高到低的跃迁
化CLK的。 CLK被馈送到一个透明的D输入端
锁存器，它被用于抑制移位的时钟稳压
存器，当ENB为高电平。
所需的MC144110时钟周期的数目是
通常36. MC144111通常使用24次。看
表1以获取更多信息。
输出
DOUT
数据输出
输出的数字数据，主要是用来级联
DAC和可被送入下一级的锭。
R1输出至Rn出
电阻网络输出
这些是对R- 2R电阻网络的输出。这些输出
看跌期权可以被输送到高阻抗FET输入运算放大器来
绕过片上的双极型晶体管。的重新的R值
体管网范围从7 〜15 kΩ的。
Q1出过尺寸Qn输出
NPN晶体管输出
缓冲DAC输出，采用射极跟随器组态
配给当前增益，从而允许接口到低im-
pedance电路。
电源引脚
VSS
负电源电压
该引脚通常接地。
VDD
正电源电压
应用到这个引脚上的电压来缩放模拟
输出摆幅为4.5〜 15 V P-P 。
渠道VS时钟所需的表1号
数
频道
需要
1
2
3
4
5
6
数
时钟周期
6
12
18
24
30
36
Q1/R1
Q1 / R1 ， Q2 / R2
Q1 / R1 ， Q2 / R2 ， Q3 / R3
Q1 / R1 ， Q2 / R2 ， Q3 / R3 ， Q4 / R4
Q1 / R1 ， Q2 / R2 ， Q3 / R3 ， Q4 / R4 ， Q5 / R5
Q1 / R1 ， Q2 / R2 ， Q3 / R3 ， Q4 / R4 ， Q5 / R5 ， Q6 / R6
用于对MC144110输出
用于对MC144111输出
Q1/R1
Q1 / R1 ， Q2 / R2
Q1 / R1 ， Q2 / R2 ， Q3 / R3
Q1 / R1 ， Q2 / R2 ， Q3 / R3 ， Q4 / R4
不适用
不适用
MC144110•MC144111
6
摩托罗拉
MOTOROLA [ MOTOROLA, INC ]
