ADC-321
8位， 50MHz的视频A / D转换器
工作原理
（请参阅功能框图，如图1和时序
图，图2）
1. DATEL ADC- 321是一个两步骤的并行A / D转换器
配备了4位上比较组和两个4位
下部比较器组，每个组具有内置的样品和
按住。参考电压相等的电压
(V
RT
– V
RB
）/ 16不断地施加到4位上
比较器模块。对应于上的电压
数据是通过参考供给到下部的数据馈送。
V
RTS
和V
苏格兰皇家银行
销provde自发电功能
V
RT
（基准电压顶部）和V
RB
（基准电压
底部）电压。
2.该转换器采用的偏移取消的类型比较
并与外部时钟同步地进行操作。它
设有其显示在不同的操作模式
由符号S时序图（图2） ，H和C.
这些字符代表输入
采样
（自动调零）
模式下，输入
HOLD
模式和
对照
模式。
3.各部分的操作如在所示
图2-3 。例如，输入电压N的采样与
第一时钟的由上部的装置的下降沿
比较器模块与下比较块。输入
电压N + 1个采样与第二的下降沿
由上部比较器块的装置和较低的时钟
比较器B块。上面的比较器模块定型
比较数据UD （N），与所述第二的上升沿
时钟。较低的比较器模块比较定型
数据LD （N）与第三时钟的上升沿。 UD （ N）
和LD （N），进行组合，并路由到作为输出的输出
数据N与第四时钟的上升沿。因此，有
是从模拟输入采样点到2.5个时钟延迟
输出的数字数据。
表2 ：数字输出编码
V
IN
0V
+7.812mV
+0.9922V
+1.000V
+1.500V
+1.9922V
输出代码
最高位
最低位
0 0 0 0
0 0 0 0
0 1 1 1
1 0 0 0
1 1 0 0
1 1 1 1
0 0 0 0
0 0 0 1
1 1 1 1
0 0 0 0
0 0 0 0
1 1 1 1
TR = 4.5ns
TR = 4.5ns
90%
3V
OE输入
1.3V
10%
t
PLZ
t
PZL
1.3V
10%
t
PHZ
90%
t
PZH
V
OH
/ （ = DGND ）
1.3V
V
OL
V
OL
/ （ = DGND ）
0V
V
OH
输出1
输出2
图2-1 。 ADC- 321时序图
TR = 4ns的
TF = 4ns的
90%
3V
时钟1.3V
10%
0V
数据0.7 DV
S
输出
0.3 DV
S
t
PLH
t
PHL
图2-2 。 ADC- 321时序图
www.murata-ps.com
技术咨询
电子邮件： sales@murata-ps.com ，联系电话：
+1 508 339 3000
MDA_ADC-321.B01
第4页8
MURATA-PS [ MURATA POWER SOLUTIONS INC. ]
