欢迎访问ic37.com |
会员登录 免费注册
发布采购

NT5DS64M4CT 参数 Datasheet PDF下载

NT5DS64M4CT图片预览
型号: NT5DS64M4CT
PDF下载: 下载PDF文件 查看货源
内容描述: 256MB DDR同步DRAM [256Mb DDR Synchronous DRAM]
分类和应用: 动态存储器双倍数据速率
文件页数/大小: 76 页 / 2682 K
品牌: NANOAMP [ NANOAMP SOLUTIONS, INC. ]
 浏览型号NT5DS64M4CT的Datasheet PDF文件第2页浏览型号NT5DS64M4CT的Datasheet PDF文件第3页浏览型号NT5DS64M4CT的Datasheet PDF文件第4页浏览型号NT5DS64M4CT的Datasheet PDF文件第5页浏览型号NT5DS64M4CT的Datasheet PDF文件第6页浏览型号NT5DS64M4CT的Datasheet PDF文件第7页浏览型号NT5DS64M4CT的Datasheet PDF文件第8页浏览型号NT5DS64M4CT的Datasheet PDF文件第9页  
纳安解决方案公司
670 N.麦卡锡大道。 STE 。 # 220 ,米尔皮塔斯, CA 95035
电话: 408-935-7777
www.nanoamp.com
NT5DS64M4CT , NT5DS32M8CT , NT5DS16M16CT
NT5DS64M4CS , NT5DS32M8CS , NT5DS16M16CS
256MB DDR同步DRAM
特点
CAS延迟和频率
CAS
潜伏期
2
2.5
3
最大工作频率
(兆赫)
DDR400
DDR333
(5T)
(6K)
-
133
166
166
200
-
• DDR 256M位,死C,基于110纳米的设计规则
•双数据速率的架构:每两次数据传输
时钟周期
•双向数据选通( DQS)发送和
与数据接收,以便在在捕获数据被用于
接收器
• DQS是边沿对齐的数据进行读取和为中心 -
与写入的数据一致
差分时钟输入( CK和CK )
四大银行内部的并发操作
数据掩码(DM)写入数据
DLL对齐DQ和DQS转换与CK转换
命令中输入的每个正CK边缘;数据和
数据掩码参考DQS的两个边缘
突发长度:2, 4或8个
CAS延迟: 2 / 2.5 ( DDR333 ) , 2.5 / 3 ( DDR400 )
自动预充电选项为每个突发访问
自动刷新和自刷新模式
7.8μs最大平均周期刷新间隔
2.5V ( SSTL_2兼容)I / O
V
DD
= V
DDQ
= 2.5V
±
0.2V ( DDR333 )
V
DD
= V
DDQ
= 2.6V
±
0.1V ( DDR400 )
可在无卤素和无铅封装
描述
NT5DS64M4CT , NT5DS32M8CT和NT5DS16M16CT ,
NT5DS64M4CS , NT5DS32M8CS和NT5DS16M16CS是
256MB SDRAM器件使用DDR接口的基础。
它们都基于南亚的110nm的设计过程。
256MB的DDR SDRAM采用双数据速率architec-
TURE以实现高速操作。双倍数据速率
体系结构本质上是一个
2n
预取架构,具有
接口设计,传输每个时钟周期两个数据字
在I / O引脚。对于256MB的单个读或写访问
DDR SDRAM有效地由一个单一的
2n-bit
广一
在内部DRAM芯和两个时钟周期的数据传输
对应的n比特宽的二分之一时钟周期的数据传输
在I / O引脚。
双向数据选通( DQS )是外部发送。
与数据一起,用于在接收器中的数据采集应用。 DQS
由DDR SDRAM中读取频闪发射
并通过在写入内存控制器。 DQS是边沿
与读取数据对齐和居中对齐与数据
写道。
256MB的DDR SDRAM的差分时钟运行
( CK和CK , CK的交叉变高和CK去
LOW被称为CK的上升沿) 。命令
(地址和控制信号)被注册在每一个正
CK的边缘。输入数据被登记在DQS的两个边缘,
和输出数据被引用到的DQS的两个边缘,以及
作为对照的两个边缘。
读取和写入访问到DDR SDRAM是迸发ori-
ented ;存取开始在一个选定的位置,并继续进行
在编程位置的设定的号码
序列。访问开始与Active注册
命令,然后接着是读或写的COM
命令。地址位注册与激活
命令用于选择银行和行是
访问。地址位注册暗合了
读或写命令用于选择银行和
开始为突发访问列位置。
在DDR SDRAM提供了可编程的读或写
2 ,4或8个位置脉冲串长度。在自动预充电功能
灰可经启用以提供一个自定时行预充电
即开始在脉冲串存取的结束。
与标准的SDRAM ,流水线,多组architec-
DDR SDRAM芯片的TURE允许并发操作,
从而通过隐藏行提供高带宽的有效预
充电及激活时间。
自动刷新模式以及一个省电设置
掉电模式。所有输入均与JEDEC兼容
标准SSTL_2 。所有输出SSTL_2 , II类的COM
兼容。
描述的功能性和时序规范
包括在这个数据表是的DLL启用模式
操作。
这种同步DDR SDRAM器件制造
采用南亚Tehcnology的先进工艺和晶圆厂
林前致辞。
p
商务部# 14-02-044版本A ECN # 01-1116
此设备的规格如有变更,恕不另行通知。对于最新的文档,请参阅http://www.nanoamp.com
1