データ・シート
バイポーラアナログ集積回路
Bipolar Analog Integrated Circuit
µ
PC832,4062
�½�消費電力J-FET入力デュアル演算増幅回路
μPC832, 4062は，J-FET入力��ペアンプμPC803, 4082シリーズの�½�消費電流版です。I
CC
400 μA TYP.の�½�消費
電力と±２Vからの�½�電圧動�½�を実現した，画期的なJ-FET入力オペアンプです。J-FET入力となっておりますので，
入力インピーダンスが高く，またAC特性も従来の�½�消費電力オペアンプに比較し，大幅に改善されています。したが
って，バッテリ動�½�の各種電子機器における増幅回路や，アクティブ・フィルタなどの応用回路に最適です。
�½�用セット，動�½�周囲温度に応じて通信工業用のμPC832と一般用のμPC4062があります。
またシリーズ品として，同一回路構成でシングル・タイプのμPC831, 4061，クワッド・タイプのμPC834, 4064も
あります。
特 徴
○入力オフセット電圧
○入力バイアス電流
○スルーレート
○ゼロクロス周波数
○回路電流
±２mV（TYP.）
10 pA（TYP.）
３V/μs（TYP.）
１MHz（TYP.）
400 μA（TYP.）
○±２Vから動�½�します。
○�½�相補正回路を内蔵しています。
○出力短絡保護回路を内蔵しています。
○標準のデュアル・オペアンプの端子接続（ピン・コン
パチブル）です。
オーダ情報
オーダ名称
μPC832C
μPC832G2
μPC4062C
μPC4062G2
パッケージ
８ピン・プラスチックDIP（300 mil）
８ピン・プラスチックSOP（225 mil）
８ピン・プラスチックDIP（300 mil）
８ピン・プラスチックSOP（225 mil）
等価回路（1/2回路）
V
＋
R
1
Q
5
Q
9
Q
11
Q
8
I
I
I
N
Q
3
Q
4
Q
6
R
2
R
3
R
6
V
−
Q
1
Q
2
C
1
R
5
Q
7
OUT
R
10
端子接続図（Top View）
μPC832C, 832G2
μPC4062C, 4062G2
OUT
1
1
1
−＋
I
I1
Q
17
Q
18
Q
13
I
N1
3
2
2
＋−
6 I
I2
7 OUT
2
8 V
＋
R
4
R
9
Q
14
Q
15
Q
12
Q
10
Q
16
R
8
R
7
Q
20
Q
19
V
−
4
5 I
N2
本資料の内容は，後日変更する場合があります。
資料番号
G13980JJ3V0DS00（第３版）
N
CP
（K）
（旧資料番号 IC-6677）
発行年月 January 1999
本文欄外の
印は，本版で改訂された主な箇所を示しています。
NEC [ NEC ]
