数据表
MOS集成电路
µ
PD45128441 , 45128841 , 45128163
128M位同步DRAM
4银行, LVTTL
描述
该
µ
PD45128441 , 45128841 , 45128163顷高速134217728位的同步动态随机存取
回忆,组织为8,388,608
×
4
×
4, 4,194,304
×
8
×
4, 2,097,152
×
16
×
4 (字
×
位
×
银行)表示。
同步DRAM的实现使用流水线架构的高速数据传输。
所有输入和输出都与时钟的上升沿同步。
该同步DRAM与低电压TTL ( LVTTL )兼容。
这些产品被包装在54针TSOP ( II ) 。
特点
•
完全同步动态RAM中,具有所有信号参考一个时钟上升沿
•
脉冲接口
•
可以断言随机列地址在每个周期中
•
由BA0 ( A13)和BA1控制四内部银行( A12 )
•
字节控制( × 16) LDQM和UDQM
•
可编程的缠绕顺序(顺序/交织)
•
可编程的突发长度(1, 2 ,4,8和全页)
•
可编程/ CAS等待时间( 2和3)
•
自动预充电和预充电控制
•
CBR (自动)刷新和自刷新
• ×4, ×8, ×16
组织
•
采用3.3 V单
±
0.3 V电源
•
LVTTL兼容的输入和输出
•
4096刷新周期/ 64毫秒
•
突发终止突发停止命令和预充电命令
本文档中的信息如有更改,恕不另行通知。使用本文档,请前
证实,这是最新版本。
不是所有的设备/类型在每个国家都可用。请与当地的NEC代表检查
供应及其他信息。
一号文件M12650EJBV0DS00 (第11版)
发布日期2000年4月NS CP ( K)
日本印刷
商标
•
表示主要修改点。
©
1997