FEDL675001-01
OKI Semiconductor
ML675001/67Q5002/67Q5003
PIN CONFIGURATION (TOP VIEW)
144-Pin Plastic LFBGA
13
N
M
L
K
J
H
G
F
E
D
C
B
A
12
11
10
9
8
7
6
5
XA[14]
4
XA[11]
3
XA[9]
2
XA[7]
1
XA[6]
PIOD[6]/
XIOCS_ XIOCS_ XRAMC XBWE_
PIOC[4]/
XDQM[1
XOE_N
XA[16]
N[3]
N[1]
S_N
N[0]
XA[21]
]
PIOD[7]/
XIOCS_ XIOCS_
PIOC[7]/ PIOC[6]/ PIOC[2]/
XWE_N
XA[17]
XDQM[0
N[2]
N[0]
XWR
XA[23] XA[19]
]
PIOB[1]/
PIOB[2]/ PIOB[0]/ XROMC XBWE_ PIOC[5]/ PIOC[3]/
DREQC
XA[18]
DREQ[1] DREQ[0] S_N
N[1]
XA[22] XA[20]
LR[0]
PIOB[3]/ PIOB[5]/
DREQC TCOUT[ VDD_IO
1]
LR[1]
PIOC[0]/
PWMOU
T[0]
GND
GND
VDD_IO
VDD_C
VDD_IO
ORE
GND
XA[15]
XA[13]
XA[10]
XA[4]
XA[5]
XA[12]
VDD_IO
XA[8]
XA[2]
GND
GND
XA[3]
XA[0]
XD[13]
XA[1]
PIOB[4]/ PIOC[1]/
TCOUT[ PWMOU
T[1]
0]
VDD_IO XD[15]
VDD_C
ORE
XD[11]
XD[14]
XBS_N[ XBS_N[ PIOD[0]/ VDD_C
0]
1]
XWAIT
ORE
PIOD[2]/ PIOD[1]/
VDD_IO
XRAS_N XCAS_N
GND
XD[10]
NC
XD[12]
144pin LFBGA
(TOP VIEW)
VDD_IO
XD[8]
CLKMD1
XD[9]
PIOD[4]/
PIOD[5]/
PIOD[3]/
XSDCS_
BSEL[1] XSDCK
XSDCLK
N
E
PIOE[7]/
PIOE[8]/ PIOE[5]/
BSEL[0]
EXINT[2]
EXINT[3] EXINT[0]
PIOE[0]/ PIOE[6]/ PIOE[9]/ PIOE[2]/
PIOA[1]/
OSC1_N
SCLK EXINT[1] EFIQ_N SDO
SOUT
TDI
PIOE[1]/
SDI
TDO
CKO
TMS
CKOE_
N
VDD_IO
AVDD
AIN[0]
VREFN VDD_IO
GND
XD[7]
XD[6]
XD[5]
GND
XD[2]
CLKMD0
XD[4]
GND
VDD_IO
XD[3]
XD[1]
RESET_
N
AIN[1]
AIN[3]
VDD_C PIOA[5]/
ORE
DTR
GND
FWR
XD[0]
nTRST
TCK
GND
DRAME
_N
PIOA[0]/
VREFP
SIN
TEST
AIN[2]
AGND
PIOA[3]/ PIOA[7]/ PIOE[4]/ PIOB[7]/
DSR
RI
SCL
SRXD
PLLVDD PLLGND
JSEL
OSC0
PIOA[2]/ PIOA[4]/ PIOA[6]/ PIOE[3]/ PIOB[6]/
TEST1
CTS
DCD
RTS
SDA
STXD
13
Notes:
12
11
10
9
8
7
6
5
4
3
2
1
NC pins are electrically unconnected in the package.
NC pins can be connected to Vdd or GND.
4/24
OKI [ OKI ELECTRONIC COMPONETS ]
