J2W0034-27-X2
¡
電子デバイス
MSM6252
64words×4Bit FIFO
n
概要
�½�成:1998年 1月
MSM6252
l
前回�½�成:1996年 7月
MSM6252は,シリコンゲートCMOSを用いた64words×4 bits First In First Out Memoryで,Fairchild
3341 MOS FIFOとはコンパチブルでデータの入力(Shift In)は非同期動�½�が可�½です。またビットおよ
びワード方向の拡張も容易にできます。
n
特長
l
シリコンゲートCMOSテクノロジ
l
5V単一電源
l
最大動�½�周波数 6MHz
l
�½�消費電力(150mW MAX 6MHz動�½�時)
l
Fairchild社F3341 MOS FIFOとコンパチブル(データのリセット機�½無し)
l
入出力はTTLコンパチブル
l
パッケージ:16ピンプラスチックDIP(DIP16-P-300-2.54) (�½品名:MSM6252RS)
n
ブロック図
0
デ
ー
タ
ラ
ッ
チ
回
路
1
デ
ー
タ
ラ
ッ
チ
回
路
63
デ
ー
タ
ラ
ッ
チ
回
路
D
0
D
1
D
2
D
3
4
5
6
7
13
12
11
10
O
0
O
1
O
2
O
3
IR
2
SI
3
入
力
コ
ン
ト
ロ
ー
ル
回
路
レ
ジ
ス
タ
コ
ン
ト
ロ
ー
ル
回
路
レ
ジ
ス
タ
コ
ン
ト
ロ
ー
ル
回
路
出
力
コ
ン
ト
ロ
ー
ル
回
路
15
SO
14
OR
MR
9
1/12