MK31VT832-10YC 98.09.03
Ñ
Ò
串行存在检测
字节
号
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36-61
62
63
64-71
72
73-90
SPD
十六进制值
80
08
04
0C
09
01
20
00
01
A0
90
00
80
08
00
01
0E
04
06
01
01
00
06
F0
90
00
00
1E
14
1E
3C
08
30
10
30
10
00-00
02
32
41,45,20,20,20,20,20,20
01 / 06
备注
定义的字节数写入
SPD内存
SPD内存的总字节数
基本内存类型
行数
列数
模块的银行数目
本届大会的数据宽度
...数据宽度延续
电压接口电平
周期时间(CL = 3)
从CLK访问时间(CL = 3)的
DIMM配置类型
刷新率/类型
主SDRAM宽度
错误检查SDRAM的宽度
最低CLK延迟
突发长度支持
银行的每个SDRAM的数
/ CAS延时
/ CS延时
/ WE等待时间
SDRAM模块属性
SDRAM器件的属性:一般
周期时间(CL = 2)
从CLK访问时间(CL = 2)的
周期时间(CL = 1)
从CLK访问时间(CL = 1)的
最小行脉冲宽度
/ RAS到/ RAS银行延迟
/ RAS到/ CAS延时
最小/ RAS预充电时间
模块每家银行的密度
128字节
笔记
256字节
SDRAM
12行
9列
1银行
32位
0
LVTTL
CL = 3吨
CC3
=10ns
CL = 3吨
AC3
=9ns
无奇偶校验
普通/自
x8
t
CCD
: 1 CLK
2, 4, 8
4银行
2, 3
0
0
CL = 2吨
CC2
=15ns
CL = 2吨
AC2
=9ns
不支持
不支持
t
RP
=30ns
t
RRD
=20ns
t
RCD
=30ns
t
RAS
=60ns
32MB
命令和地址信号输入建立时间
3ns
命令和地址信号输入保持时间
1ns
数据信号输入建立时间
3ns
数据信号输入保持时间
1ns
超信息
R.F.U
SPD数据进行修订的代码
0.2
校验和字节0-62
制造商的JEDEC的ID代码
生产地点
制造商零件编号
MK31VT832-10YC
4D,4B,33,31,56,54,38,33,32,
2D,31,30,59,43,20,20,20,20
20, 20
91, 92
00-00
93-125
66
126
06
127
FF-FF
128-255
修改代码
R.F.U
英特尔规范频率
英特尔规范/ CAS延迟
未使用的存储位置
66MHz
CL = 2,3
4/11页