FEDL674001-01
OKI半导体
ML674001/67Q4002/67Q4003
引脚名称
外部总线
XA [ 23:19 ]
I / O
描述
主/
次
逻辑
O
地址总线外部RAM ，外部ROM ，外部I / O插槽，以及
外部DRAM 。复位后，这些引脚配置为他们的主要
函数（ PIOC [ 6:2 ]）。
次
积极
XA [18 ：0]
XD [15：0 ]
O
I / O
地址总线外部RAM ，外部ROM ，外部I / O插槽，以及
外部DRAM 。
数据总线外部RAM ，外部ROM ，外部I / O组，和外部
DRAM 。
—
—
积极
积极
外部总线的控制信号（ROM / SRAM / IO ）
XROMCS_N
XRAMCS_N
XIOCS_N[0]
XIOCS_N[1]
XIOCS_N[2]
XIOCS_N[3]
XOE_N
XWE_N
XBS_N [1 ：0]的
XBWE_N[0]
XBWE_N[1]
XWR
O
O
O
O
O
O
O
O
O
O
O
O
银行ROM芯片选择
SRAM存储器片选
IO片选0
IO片选1
IO芯片选择2
IO片选3
输出使能/读使能
写使能
字节选择： XBS_N [ 1]为MSB ， XBS_N [ 0 ]是LSB
LSB写使能
MSB写使能
外部总线的数据传送方向，连接到摩托罗拉时使用
I / O设备。这代表销的二次函数PIOC [7] 。
L：阅读， H：写的。
XWAIT
I
可用于I / O组0/1 。
次
积极
外部I / O组0/1 ， 2/3 WAIT信号。
该输入允许访问的设备比寄存器设置慢。
—
—
—
—
—
—
—
—
—
—
—
次
负
负
负
负
负
负
负
负
负
负
负
—
外部总线控制信号（ DRAM）的
XRAS_N
XCAS_N
XSDCLK
XSDCKE
XSDCS_N
XDQM[1]/XCAS_N[1]
XDQM[0]/XCAS_N[0]
O
O
O
O
O
O
O
行地址选通信。同时用于EDO DRAM和SDRAM
列地址选通信号（SDRAM）的
SDRAM的时钟（频率相同的内部HCLK ）
时钟使能（ SDRAM ）
片选（ SDRAM ）
连接到SDRAM ： DQM （ MSB ）
连接到EDO DRAM ：列地址选通信号（ MSB）中
连接到SDRAM ： DQM （ LSB ）
连接到EDO DRAM ：列地址选通信号（ LSB）的
次
次
次
次
次
次
次
负
负
—
—
负
正/
负
正/
负
11/24
OKI [ OKI ELECTRONIC COMPONETS ]
