半导体¡
MSM518222A
上电和初始化
上电时，该设备被设计后至少100开始正常操作
ms
经过V
CC
有
稳定化的推荐的工作条件的范围内的值。这100后
ms
稳定区间，下面的初始化序列必须执行。
因为读取和写地址计数器是无效的电后，最小的80虚设
写操作（ SWCK周期）和读取操作（ SRCK周期）必须进行，随后
一个RSTW操作和RSTR操作，正确地初始化写入和读出地址
指针。虚写周期/ RSTW和虚读周期/可能同时发生RSTR 。
如果这些虚拟读取和写入操作开始时V
CC
和/或衬底电压具有不
稳定化，有必要执行一个RSTR操作加上至少80 SRCK周期加
另外RSTR操作，以及RSTW操作加上一个最小的80 SRCK周期加上另一
RSTW操作正确初始化读写地址指针。
旧的/新的数据访问
必须有600 SWCK周期的最小延迟写入内存和读出的
从内存中。如果从第一场读取与RSTR操作开始时，写入的开始之前
第二场（上接RSTW操作之前） ，那么就写入的数据将被读出。
的数据读出的第一场的开始可以延迟过去书写的在开头
数据的第二个字段多达70 SWCK周期。如果第一个字段的RSTR操作读出
用于第二场写在RSTW手术后发生不到70 SWCK周期，则
该装置的内部缓冲确保了第一场将仍然被读出。数据的第一场
被读出，而被写入的数据的第二字段称为"old data" 。
为了读出"new data" ，即第二场写入，一个RSTW之间的延迟
操作和RSTR操作必须至少为600 SRCK周期。如果RSTW和之间的延迟
RSTR操作大于71但小于600次，然后读出的数据将是不确定的。
它可以是"old data"或"new"数据，或者新老数据的组合。这样的定时应
避免使用。
级联操作
该MSM518222A被设计为允许多个存储器件容易级联。这提供
更高的存储深度，或更长的延迟比可以只用一个存储器装置来实现。
7/16
OKI [ OKI ELECTRONIC COMPONETS ]
