半导体¡
VFRO
MSM7566/7567
接收滤波器输出。
该输出信号具有2.4 V的幅度
PP
上方和下方的信号接地电压（SG）
时的3 dBmO的数字信号被输入到PCMIN和可驱动20千瓦或更高的负载。
用于驱动的20千瓦或更小的负载，连接的20千瓦的电阻器或多个应连接
引脚之间的VFRO和PWI 。
当添加的频率特性的接收信号，参照该应用程序的例子。
在省电模式下， VFRO的输出是在SG的电压电平。在断电
模式时，输出处于高阻抗状态。
PWI ， AOUT + ， AOUT-
PWI被连接到接收驱动器的反相输入端。接收驱动器输出
连接到AOUT-销。因此，接收电平可以被调节到与销VFRO ，
PWI和AOUT- 。当不使用PWI引脚，该引脚PWI对AOUT-针，并留下开放
销AOUT-和AOUT + 。 AOUT +的输出反相相对于输出
AOUT- 。由于信号从其中提供的1.2千瓦的阻抗的差分驱动
+55
nF的，这些输出可以被直接使用压电连接到手持机的接收器
耳机。
指的是应用例。
VI
接收滤波器
VFRO
PWI
R6
R7
R6 > 20千瓦
ZL
≥
2.4千瓦
增益= VO / VI = 2
¥
R7/R6
£
2
VO
ZL
SG
–
+
Aout-
SG
–
+
AOUT +
其他的外部信号可以从AOUT +和AOUT-输出时省电，因为
这些驱动放大器处于工作状态。在掉电模式下，输出
AOUT +和AOUT-是在SG上的通过高阻抗的电压电平。
在AOUT-引脚和AOUT +引脚的电驱动能力
±1.3
V最大。该
输出负载电阻为1.2千瓦的最小值。
如果一个输出幅度小于
±1.3
V是允许的，这些输出可以驱动一个负载电阻较小
除以上所描述的。有关详细信息，请参阅单电源PCM编解码器
应用笔记。
V
DD
电源为+2.7 V至3.8 V. （通常为3.0 V ）
PCMIN
PCM信号输入。
串行PCM信号输入到该引脚被转换为模拟信号同步于
RSYNC信号和BCLOCK信号。
在PCM信号的数据速率等于BCLOCK信号的频率。
该PCM信号被移位在BCLOCK信号的下降沿和锁存到内部
当八位移位寄存器。
PCM数据的开始（ MSD）的识别在RSYNC的上升沿。
5/19
OKI [ OKI ELECTRONIC COMPONETS ]
