MC34071,2,4 ，A MC33071,2,4 ，A
反馈电阻（低电流DAC ）的值。这
输入极点可以通过创建一个反馈来补偿的
用在反馈电阻电容为零，如果
必要时，以减少过冲。 2.0千瓦的反馈
电阻， MC34071系列可在1/2定居到LSB
的8位在1.0
女士，
和1/2 LSB内12位在2.2
ms
对于10 V的一步。在一个反相增益快速建立
结构中，对称的转换速率是
±13
V / ms的。在
经典同相单位增益配置中，输出
正面摆率是10伏/毫秒，以及相应的
消极的压摆率将超过正摆率作为
函数的输入波形的下降时间。
由于双极性输入装置的匹配特性
均优于JFET的，低的修剪最大的
抵消了3.0 mV的黄金和5.0 mV的电压降级可能
在经济上提供的高频性能
的特点。这个组合是理想的低成本
精密，高速四通道运算放大器应用。
全NPN输出级，在其基本形式显示
等效电路原理图，提供了独特的优势
更常规的NPN / PNP晶体管AB类输出
阶段。一个10千瓦的负载电阻可在1.0 V的摆动
正电源轨（V
CC
） ，并在0.3伏的负轨的
(V
EE
） ，提供28.7 V
pp
从摆动
±15
V电源。
这种大输出摆幅成为最引人注目的低
电源电压。
正摆动是由饱和电压的限制
电流源晶体管Q
7
和V
BE
NPN管的拉涨
晶体管Q
17
，并用短的电压降关联的
回路电阻，R
7
。在负摆幅由限定
下拉晶体管Q的饱和电压
16
中，
电压降我
L
R
6
以及与电压降关联
电阻R
7
，在那里我
L
是水槽的负载电流。对于小
重视吸收电流，上述压降可以忽略不计，
使负摆幅电压到内接近
V毫伏
EE
。对于大的重视吸收电流（ >5.0毫安）
二极管D3钳位电阻R两端的电压
6
，从而限制了
负摆幅至Q的饱和电压
16
，再加上
D3 （正向二极管压降≈V
EE
+1.0 V） 。因此，对于一个给定的
供电电压，空前的峰 - 峰输出电压
摆动可以由输出摆动所表示
特定连接的阳离子。
如果负载电阻参考V
CC
而不是
地为单电源应用中，最大
可能的输出摆动就可以实现对于给定的供给
电压。对于轻负载电流时，负载电阻将拉
输出到V
CC
在正摆幅和输出
将拉动近地面负载电阻时负
摆动。负载电阻值应远小于
的反馈电阻的最大限度拉
能力。
由于PNP输出射极跟随器晶体管
被淘汰时， MC34071系列提供了20毫安
最小电流吸收能力，通常到输出
（五电压
EE
+1.8 V） 。在单电源应用中的
输出可直接源出或吸入的基极电流从
共发射极NPN晶体管快高电流
开关应用。
此外，所有NPN晶体管输出级是
天生快，促进了双极型放大器的高
增益带宽积和快速建立时间的能力。该
相关联的高频低输出阻抗（30
W
典型值
@ 1.0 MHz）的可容性驱动能力从0 pF到
万pF的无振荡的统一闭环增益
配置。 60 °相位裕量和12 dB的增益裕度
以及一般的增益和相位特性是
几乎独立于源/漏极输出摆幅
条件。这使得系统更容易相位补偿，
因为输出摆幅将不会是一个相位的考虑。该
的MC34071系列还高的频率特性
让优秀的高频有源滤波能力，
尤其是低电压单电源应用。
虽然单电源规范中定义的
5.0 V ，这些放大器的功能为3.0V， 25°C
虽然在需要技术的微小变化，如带宽，
压摆率，和DC增益可能会发生。
如果电源该集成电路的反向应用
极性，或者是在一个插座装反了IC ，大
会发生过器件的电流限制了浪涌
可能会导致设备损坏。
特别静电措施是没有必要的，这些
双极型放大器，因为有对无MOS晶体管
死了。
与大多数高频放大器，适当的铅
礼服，元件贴装和PC板布局应
行使，以获得最佳的高频性能。为
例如，长的非屏蔽的输入或输出引线可能会导致
不需要的输入输出耦合。为了保持
与这些关联比较低输入电容
放大器，连接到所述输入端的电阻应
紧邻所述输入引脚，以尽量减少额外
杂散输入电容。这不仅最大限度地减少了输入
极，以获得最佳的频率响应，而且最大限度地减少
多余的“回暖”在这个节点上。电源去耦用
足够的电容紧邻供给针
也很重要，特别是在温度，因为许多
类型的去耦电容具有强大的阻抗
随温度变化。
任一项所述放大器的输出是电流限制，从而
防止直接短路到地。然而，下
这种情况下，不使该装置是很重要的
超过最高结温额定值。通常
为
±15
V电源，任何一个输出可短路
连续到地不超过最大
温度额定值。
http://onsemi.com
11
ONSEMI [ ON SEMICONDUCTOR ]
