PE3339
超前信息
表6. AC特性
V
DD
= 3.0 V， -40°C <牛逼
A
< 85 ℃，除非另有说明
符号
f
CLK
t
CLKH
t
CLKL
t
DSU
t
DHLD
t
PW
t
无缝线路
t
CE
t
WRC
t
EC
F
in
P
鳍
F
in
P
鳍
参考分频器
f
r
P
fr
相位检测器
f
c
比较频率
（注3）
20
兆赫
SSB相位噪声（F
in
= 1.3 GHz的，女
r
= 10 MHz时，女
c
= 1.25 MHz的低出生体重= 70 kHz时， V
DD
= 3.0 V，温度= -40
°
C
)
100 Hz的偏移
1 kHz偏置
注1 ：
参数
串行数据时钟频率
串行时钟高电平时间
串行时钟低电平时间
SDATA建立时间SCLK上升沿
后SCLK上升沿SDATA保持时间
S_WR脉冲宽度
SCLK上升沿到S_WR上升沿
SCLK下降沿到E_WR转型
S_WR下降沿到SCLK上升沿
E_WR过渡到SCLK上升沿
工作频率
输入电平范围
工作频率
输入电平范围
工作频率
参考输入功率（注2 ）
条件
（注1 ）
民
最大
10
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
控制接口和锁存器（请参阅图3，图4，图5 ）
30
30
10
10
30
30
30
30
30
500
外部交流耦合
-5
50
外部交流耦合
（注3）
单端输入
-2
-5
3000
5
300
5
100
主分频器（包括预分频器）
兆赫
DBM
兆赫
DBM
兆赫
DBM
主分频器（预分频器绕过）
-75
-85
dBc的/赫兹
dBc的/赫兹
功能模式测试期间FCLK验证。的功能模式串行编程部分的时钟频率为10 MHz ，以验证FCLK
特定连接的阳离子。
CMOS逻辑电平可以被用来驱动参考输入，如果直流耦合。电压输入需要是最小的0.5 Vp-p的。为了达到最佳阶段
噪声性能，参考输入下降沿速率应小于80mV的/ ns的速度更快。
参数只能通过特性保证，未经测试。
注2 ：
注3 ：
Peregrine半导体股份有限公司。
®
|
http://www.psemi.com
版权
©
Peregrine半导体公司2004年
第12页5
PEREGRINE [ PEREGRINE SEMICONDUCTOR CORP. ]
