PI6C2502
2
卜FF器
PI6C2502
参考
时钟
信号
V
210987651098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
43212
10987621098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
54321
210987651098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
43212
锁相环时钟驱动器
产品特点
•
高性能锁相环路时钟分配
对于网络,
•
同步DRAM模块,服务器/工作站/
PC应用
•
允许时钟输入有扩频
调制降低EMI
•
零输入至输出延迟
•
低抖动:周期到周期抖动± 100ps的最大。
•
片上串联阻尼电阻器的时钟输出驱动器
低噪音和降低EMI
•
工作电压为3.3V V
CC
•
高达80 MHz的时钟频率范围较宽的
•
包装:塑料8引脚SOIC封装( W)
产品说明
该PI6C2502具有低偏移,低抖动锁相环
(PLL)的时钟驱动器。通过连接在反馈Fb_out分别输出
到反馈FB_IN输入,从传播延迟
CLK_IN输入到任何时钟输出将接近零。
应用
如果一个系统设计人员需要超过16个输出的功能
刚刚描述的,使用两个或多个零延迟缓冲器,如
PI6C2509Q和PI6C2510Q ,很可能是不切实际的。该
设备到设备歪斜引入可显著降低
性能。百利建议使用一个零延迟缓冲器的
和18输出的非零延迟缓冲器。如图
1 ,这样的组合产生一个零延迟缓冲器与所有的信号
原来的零延迟缓冲器的特点,但具有尽可能多的
输出为非零延迟缓冲器的一部分。例如,当
加上一个18输出的非零延迟缓冲器,一个系统
设计人员可以创建一个十七输出零延迟缓冲器。
逻辑框图
产品引脚CON组fi guration
CLK_IN
FB_IN
AV
CC
PLL
CLK_OUT
Fb_out分别
AGND
Fb_out分别
1
2
3
4
CLK_OUT
V
CC
8-Pin
W
8
7
6
5
CLK_IN
AV
CC
GND
FB_IN
反馈
零延迟
CLK_OUT
18输出
非零
延迟
卜FF器
17
图1.这种组合提供零延迟的
参考时钟信号和17个输出
1
PS8382B
03/20/02