PI6C41204LE 参数 Datasheet PDF下载

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

1

2109876543212109876543210987654321098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432

21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321

PI6C4120x

LVCMOS至LVPECL驱动器

表3A 。控制输入功能表

输入

CLK_EN

0

0

1

1

CLK_SEL

0

1

0

1

种下CTE D信号源

CLK0

CLK1

CLK0

CLK1

Q0通Q3 *

残疾人;低

残疾人;低

启用

启用

输出

nQ0通nQ3 *

残疾人; HIGH

残疾人; HIGH

启用

启用

CLK_EN开关后，时钟输出禁用或启用以下

为如图1所示的上升沿和下降沿的输入时钟边沿。在主动模式下，状态

输出的是如表3b中描述的CLK0和CLK1输入的函数。

残

CLK0 ， CLK1

CLK_EN

启用

nQ0 - nQ3 *

Q0 - Q3*

图1. CLK_EN时序图

表3B 。时钟输入功能表

输入

CLK0或CLK1

0

1

Q0通Q3 *

低

高

输出

nQ0通nQ3 *

高

低

注意：

* PI6C41204和PI6C41204A有四个差分输出。 Q0穿过nQ3 Q3和nQ0 。

PI6C41202具有两个差分输出。 Q0穿过NQ1 Q1和nQ0 。

4

PS8626D

05/11/05