PI74SSTVF16857A
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
14位寄存缓冲器
产品特点
•专为低电压操作，
2.5V为PC1600 〜 PC2700 ; 2.6V的PC3200
•支持SSTL_2 I级输出规格
• SSTL_2输入和输出电平
•专为DDR内存
•流通结构
•包装选项（无铅封装可用） ：
?? 48引脚240密耳宽塑料TSSOP （ A）
?? 48针173万广塑TVSOP （ K）
产品说明
百利通半导体公司的PI74SSTVF16857A系列逻辑电路
利用公司先进的亚微米CMOS生产
技术，实现了业界领先的速度。
14位PI74SSTVF16857A通用总线驱动器设计
为2.5V至2.6V V
DD
除了操作和SSTL_2 I / O电平
RESET输入是LVCMOS 。
从D个数据流，以Q由差分时钟进行控制，CLK
CLK和RESET 。数据被触发在CLK的上升沿。
CLK必须用于维持噪声容限。
RESET必须LVCMOS电平为V的支持
REF
不得
是在上电期间保持稳定。 RESET是异步的，并且意
对于电只有当低保证，所有的寄存器复位
到低状态， Q输出是低，并且所有的输入接收器，数据和
时钟被关闭。
R
CLK
V
逻辑框图
CLK
CLK
RESET
D1
V
REF
38
39
34
48
35
1
Q1
D
Pericom的PI74SSTVF16857A的特点是从操作
0°至70℃ 。
产品引脚CON组fi guration
TO 13其他渠道
产品引脚说明
引脚名称
RESET
CLK
CLK
D
Q
GND
V
DD
V
DDQ
V
REF
描述
RESET （低电平有效）
时钟输入
时钟输入
数据输入
数据输出
地
核心供电电压
输出电源电压
输入参考电压
Q1
Q2
GND
VDDQ
Q3
Q4
Q5
GND
VDDQ
Q6
Q7
VDDQ
GND
Q8
1
2
3
4
5
6
7
8
9
10
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
D1
D2
GND
VDD
D3
D4
D5
D6
D7
CLK
CLK
VDD
GND
VREF
RESET
D8
D9
D10
D11
D12
VDD
GND
D13
D14
48-Pin
39
A，K
38
11
37
36
35
34
33
32
31
30
29
28
27
26
25
真值表
(1)
输入
RESET
L
H
Η
H
CLK
X
↑
↑
L或H
CLK
X
↓
↓
L或H
D
X
H
L
X
输出
Q
L
H
L
Q Ø
( 2 )
Q9
VDDQ
GND
Q10
Q11
Q12
VDDQ
GND
Q13
Q14
注意事项：
前2输出电平
1. H =高信号电平
表示稳定状态
L =低信号电平
输入条件
↑
=转变为低到高
确立。
↓
=从高至低
X =无关
1
PS8687
05/27/03
PERICOM [ PERICOM SEMICONDUCTOR CORPORATION ]
