PI74SSTVF16859
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
21098765432121098765432109876543210987654321210987654321098765432109876543212109876543210987654321098765432121098765432109876543210987654321
13位至26位寄存缓冲器
产品特点
• PI74 SSTVF16859是专为低电压操作，
2.5V为PC1600 〜 PC2700 ; 2.6V的PC3200
•支持对输出SSTL_2 I类规格
•所有输入都是SSTL_2兼容，除了RESET
这是LVCMOS 。
•专为DDR内存
•流通结构
•套餐：
64针， 240密耳宽的塑料TSSOP （ A）
56针，塑料，超薄细间距四方扁平
无引线QFN （ ZB ）
产品说明
百利通半导体公司的PI74SSTVF16859逻辑电路产生
利用公司先进的亚微米CMOS技术，
实现业界领先的速度。
所有的输入都是与SSTL_2 JEDEC标准兼容，
除了LVCMOS复位（ RESET ）输入。所有输出SSTL_2 ，
II级兼容。
该器件采用差分时钟（ CLK和CLK ） 。数据
在CLK变为高电平，和CLK变低的交叉注册。
该PI74SSTVF16859支持低功耗待机操作。当
RESET为低时，差分输入接收器被禁用，并且
无驱动（浮动）的数据，时钟和基准电压（V
REF
）输入
是允许的。另外，当RESET为低时，所有的寄存器都复位，
和所有的输出都被拉低。该LVCMOS RESET输入必须
总是在一个有效的逻辑高电平或低电平举行。
为了保证前一个稳定的时钟从寄存器定义的输出
已经提供， RESET必须在低状态期间举行
电。
在DDR DIMM应用， RESET被指定为完全
异步相对于CLK和CLK 。因此，不定时
关系，可以在两者之间得到保证。当进入
复位时，寄存器将被清除，输出将被驱动
低快，相对于时间来禁用差分输入
接收器，从而保证对输出无毛刺。然而，当
走出复位时，寄存器将被激活快，相对
到时，使所述差分输入接收器。当数据
输入为低电平，而时钟是稳定的，在从该时刻
低到高的复位，直到输入接收器过渡
完全启用，设计必须保证输出将
仍然很低。
Pericom的PI74SSTVF16859的特点是从操作
0℃至70℃。
逻辑框图 - TSSOP
CLK
CLK
RESET
D1
V
REF
48
49
51
35
45
16
R
CLK
V
Q1A
Q1B
D
32
TO 12其他渠道
逻辑框图 - QFN
CLK
CLK
RESET
D1
V
REF
35
36
38
24
32
7
R
CLK
V
Q1A
Q1B
D
22
TO 12其他渠道
产品引脚说明
引脚名称
RESET
CLK
CLK
D
Q
GND
V
DD
V
DDQ
V
REF
德s cription
复位（低电平有效） LVCMOS
时钟输入，正差分输入
时钟输入，负差分输入
数据输入， D1- D13
数据输出， Q1〜 Q13
地
核心供电电压
输出电源电压
输入参考电压
1
真值表
(1)
输入
RESET
L
H
Η
H
注意事项：
1. H
L
↑
↓
X
输出
CLK
D
X或
漂浮的
H
L
X
Q
L
H
L
Q Ø
( 2 )
CLK
X或
漂浮的
↑
↑
L或H
X或
漂浮的
↓
↓
L或H
=高信号电平
前2输出电平
=低信号电平
表示稳定状态
=转变为低到高
输入条件
=从高至低
确立。
=无关的或浮动
PS8657
02/13/03
PERICOM [ PERICOM SEMICONDUCTOR CORPORATION ]
