PI7C8150B
异步双端口PCI - TO- PCI桥接器
如果发起者重复写事务之前的数据已经被转移到
目标， PI7C8150B返回一个目标重试的引发剂。 PI7C8150B继续返回一个
目标重试的引发剂，直到写数据传送到目标，或者直至误差
条件为止。当写事务被重复， PI7C8150B不
创建一个新进入的延迟事务队列。第3.8.3.1提供详细
如何PI7C8150B响应信息到目标终端中写入延迟
交易。
PI7C8150B实现了开始计数，当延迟写入丢弃定时器
完成是在推迟交易完成队列的头。
该定时器的初始值可以设置为重试计数器寄存器偏移中将78h 。
如果发起丢弃之前不重复延迟写入交易
定时器超时， PI7C8150B从延迟丢弃延迟写入完成
交易完成队列。 PI7C8150B也有条件断言P_SERR_L
（参见6.4节） 。
3.5.4
写事务地址边界
PI7C8150B接受写入数据时施加的内部地址边界。对齐
地址边界是用来防止PI7C8150B继续交易过
设备地址边界，并提供有关最大等待时间的上限。 PI7C78150
返回一个目标断开到始发当它到达对齐的地址边界
根据表3-3所示的条件。
表3-3 。写事务断开地址边界
交易类型
延迟写入
发表于存储器写
发表于存储器写
发布内存写入和
废止
发布内存写入和
废止
条件
所有
内存写入断开控制
位= 0
(1)
内存写入断开控制
位= 1
(1)
缓存行大小
≠
1, 2, 4, 8, 16
高速缓存行的大小= 1 ，2，4 ，8，16
地址对齐边界
一个数据传输后断开连接
4KB对齐的地址边界
在断开缓存行边界
4KB对齐的地址边界
高速缓存行边界，如果贴内存
数据写入FIFO中没有足够的
为高速缓存行的空间
注： 1 。
内存写入断开控制位为1位的芯片控制寄存器的在偏移40H
CON组fi guration空间。
3.5.5
BUFFERING多写事务
PI7C8150B继续，只要接受贴出存储器写入数据为在空间
数据中发布的写入数据缓冲器的至少一个DWORD仍然存在。如果发布的写入数据
缓冲区填满发起者终止写交易之前， PI7C8150B返回一个目标
断开的发起者。
延迟写事务被张贴，只要至少有一个被延迟的开放条目
事务队列存在。因此，一些发布和延迟写事务可以存在
在数据缓冲器同时。请参阅第6章的有关如何将多个贴
和延迟的写事务来排序。
第26页108
2006年4月 - 修订版2.02
06-0044
PERICOM [ PERICOM SEMICONDUCTOR CORPORATION ]
