PI90LVB010
单总线LVDS收发器
特点
•
•
•
•
•
•
•
•
总线LVDS信号（ BLVDS ）
专为双端接应用
平衡输出阻抗
轻型客车装载： 5pF的典型
无毛刺上电/掉电（禁止）
采用3.3V电源供电
高信令速率能力： >100Mbps
驱动程序：
- ± 250mV的差分摆幅成27Ω负载
- 的1.5ns典型传播延迟。
- 低电压TTL （ LVTTL ）输入可承受5V
- 驱动程序是高阻抗时禁用或V
CC
<1.5V
接收器：
- 接受± 50mV的（分钟）差动摇摆高达2.0V
地电位差
- 3.3ns典型传播延迟
- 低电压TTL （ LVTTL ）输出
- 开路，短路和终止故障安全
客运站ESD超过10kV的
工业温度操作（ -40 ° C至+ 85°C ）
包装（无铅&绿色可用） ：
- 8引脚SOIC （ W）
- 采用8引脚MSOP （ U）
描述
该PI90LVB010是差分线路驱动器和接收器（变压器
ceiver ） ，它类似于在IEEE 1596.3 SCI和ANSI / TIA / EIA-
644LVDS标准，所不同的是，驱动器的输出电流
较高。这一修改使具有真正半双工操作
一个以上的LVDS驱动器，或具有两个线路传输电阻
在一个50Ω的差分传输线。为了尽量减少总线负载，
驱动器输出和接收器输入在内部连接。该
逻辑接口提供了四个产生了最大的灵活性
所提供的单独的行中：D
IN
，DE ，RE以及R
OUT
.
该器件还具有流量通过，可以方便PCB
路由之间的总线引脚和连接器短截线。
该驱动器具有10毫安驱动能力，允许其以驱动重
装背板，具有阻抗低至27Ω 。
TTL电平之间的转换驱动器（单端）到低
电压差分信号电平。这允许高速
操作，同时消耗最少的功率降低EMI 。在
此外，差分信号提供了共模噪声
抑制± 1V的。
•
•
•
•
框图
D0+/RI+
DIN
D0–/RI–
DE
RE
引脚配置
DE
D
IN
R
OUT
GND
1
2
3
4
8
7
6
5
V
CC
DO + / RI +
DO- / RI-
RE
大败
1
PS8662A
09/03/04
PERICOM [ PERICOM SEMICONDUCTOR CORPORATION ]
