PLL102-04
低偏移的输出缓冲器
特点
•
•
•
•
•
•
•
•
•
频率范围50 〜 120MHz的。
内部锁相环将允许传播光谱
对参考时钟特鲁姆调制传递给
输出（高达100kHz的SST调制）。
零输入 - 输出延迟。
小于700 ps的设备 - 设备倾斜。
比输出之间250 ps的偏差更小。
小于200 ps的周期 - 周期抖动。
输出使能功能的三态输出。
工作电压为3.3V 。
采用8引脚150mil SOIC封装。
备注
如果REF时钟停止时间超过为10μs后它已经是
提供给芯片，以及上电后，输出时钟将
消失。在该实例中，一个完整的电复位要求是为了
重新激活该输出时钟。
引脚配置
REF
CLK2
CLK1
GND
1
2
3
4
8
7
6
5
CLKOUT
CLK4
VDD
CLK3
PLL102-04
描述
该PLL102-04是一款高性能，低偏移，低
旨在发布高抖动零延迟缓冲器
高速时钟，并采用8引脚SOIC封装。它
具有与输入同步的四个输出端。
同步是通过CLKOUT建立饲料
备份到PLL的输入。自之间的偏移
输入和输出是小于
±350
ps的，该设备
作为一个零延迟缓冲器。
框图
REF
PLL
CLKOUT
CLK1
CLK2
CLK3
CLK4
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年9月22日第1页
PLL [ PHASELINK CORPORATION ]
