PLL502-30
750kHz的 - 800MHz的低相位噪声压控石英振荡器（ 12 - 25MHz的晶体）
特点
•
•
•
•
•
•
•
•
•
•
750kHz的800MHz的输出范围。
低相位噪声输出（ @ 10kHz的频率
胶印， -142dBc / Hz的为19.44MHz ， -125dBc / Hz时
155.52MHz ， -115dBc / Hz的为622.08MHz的） 。
可选CMOS ， PECL和LVDS输出。
可选择的高驱动器或标准CMOS 。
12〜 25MHz的晶振输入。
没有外部负载电容和变容二极管需要。
输出使能选择。
拉宽范围（ +/- 200ppm的）
工作电压为3.3V 。
提供裸片（ 65密耳× 62密耳） 。
模具结构
65万
OUTSEL0^
OUTSEL1^
SEL0^
SEL1^
VDD
VDD
VDD
VDD
(1550,1475)
17
16
25
24
23
22
21
20
19
18
GNDBUF
CMOS
LVDSB
PECLB
VDDBUF
VDDBUF
PECL
LVDS
OE_SEL ^
XIN
XOUT
SEL3^
62万
26
死ID ：
A0505-18
27
15
28
14
13
SEL2^
29
12
11
OE_CTRL
VCON
30
描述
该PLL502-30是单片低抖动和低
相位噪声（ -142dBc / Hz的@ 10kHz的偏移量） VCXO IC
模具，采用CMOS ， LVDS和PECL输出，覆盖
到750kHz至800MHz输出范围。它允许
输出频率与输入的电压控制
（ VCON ） ，使用低成本的晶体。
相同的管芯可以被用作与输出的VCXO
频率范围选自F
XIN
/ 16到F
XIN
x 32
由于频率选择垫。这使得
PLL502-30适合作为应用的通用模具
从ADSL到SONET 。
C502A
10
31
1
2
3
4
5
6
7
8
9
Y
X
(0,0)
注： ^表示内部上拉
输出选择和启用
OUTSEL1
（垫＃ 18 ）
0
0
1
1
OUTSEL0
（垫＃ 25 ）
0
1
0
1
OE_CTRL
（垫＃ 30 ）
选定的输出
高驱动CMOS
标准CMOS
PECL
LVDS
状态
DIE规格
名字
SIZE
背面
焊盘尺寸
厚度
价值
62 ×65万
GND
80微米×80微米
10 MIL
OE_SELECT
（垫＃ 9 ）
0
框图
VCO
分频器
收费
泵
+
环
滤波器
VCO
1（默认）
垫＃ 9 ：
0
（默认）
1
0
1
（默认）
输出启用
三州
三州
输出启用
邦德至GND，设置为“0” ，债券为VDD设置为“ 1 ”
垫＃ 30 ：通过PECL电平定义的逻辑状态，如果OE_SELECT为“0”
通过CMOS电平的定义，如果OE_SELECT为“1”的逻辑状态
CLKBAR
CLK
SEL
参考
分频器
XTAL
OSC
变容二极管
相
探测器
XIN
XOUT
OE
VCON
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年1月20日第1页
GNDBUF
GND
GND
GND
GND
GND
GND
N / C
PLL [ PHASELINK CORPORATION ]
