PLL502-50
VCXO集成电路模具20到52MHz的并联谐振晶体
特点
•
•
•
•
•
•
•
集成的压控晶体振荡器
电路（ VCXO ） （拉范围380ppm最小） 。
可选择的分频器（×1 ， 1/2，1/4 ， 1/8）
作为粘接选项。
VCXO的调谐范围： 0.3V - 3.0V 。
使用廉价的基本模式并行
谐振晶体（从20到52MHz的） 。
2.5V或3.3V的电源电压。
可选的高驱动（ 30mA），口径或标准的驱动器
（10mA拉） CMOS输出。
提供裸片（ 65密耳× 62密耳） 。
模具结构
65万
VDD
VDD
OE-
S1
V
S0
V
S2
V
18
(1550,1475)
25
23
21
20
19
XIN
27
死ID ：
A0303-03J
62万
13
CLK
XOUT
29
C502A
VCON
31
7
10
GND
Y
X
(0,0)
该PLL502-50是单片低抖动，高
高性能CMOS IC VCXO模具。它允许
输出频率与输入的电压控制
（ VCON ） ，使用低成本的晶体。
相同的管芯可以被用作与输出的VCXO
频率范围选自F
XIN
×1到F
XIN
/ 8感谢
要选择衬垫使粘接选项（见
此页面上的分频器选择表） 。这使得
该PLL502-50适用于广泛的应用范围
从为2.5MHz至52MHz的（包括27MHz的，
提供35.328MHz ，等等）。
注意：
^表示内部上拉
V
表示内部上拉下来
分频器的选择
选择
S2
S1
S0
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
F
XIN
CLK （兆赫）
F
XIN
x 1
F
XIN
÷
2
F
XIN
÷
4
F
XIN
x 1*
F
XIN
÷
8
F
XIN
÷
4*
F
XIN
÷
2*
F
XIN
÷
8*
为20MHz - 52MHz的
框图
注意：
选择器焊盘默认为'0' ，引线键合连接到VDD设置为'1'
（ *）高驱动CMOS输出
XIN
VCXO
可选
分频器
CLK
PAD说明
名字
数
描述
VCON
DIE规格
名字
价值
SIZE
背面
焊盘尺寸
厚度
62 ×65万
GND
80微米×80微米
10 MIL
XIN
XOUT
VCON
GND
CLK
S[0:2]
VDD
OE
27
29
31
7,10
13
18,19,20
21,22,23
25
晶振输入连接。
晶振输出连接。
电压控制输入。
地面上。
时钟输出。
频率选择垫
电源。
输出使能： '0'禁用
（三态输出） ，1' （缺省
当没有连接值）
使能输出。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年9月17日第1页
GND
描述
PLL [ PHASELINK CORPORATION ]
