PLL502-39U
750kHz的 - 800MHz的低相位噪声倍频VCXO
通用低相位噪声的IC
频率选择表
SEL3
0
0
0
1
1
1
1
1
1
1
SEL2
0
1
1
0
0
0
1
1
1
1
SEL1
1
1
1
0
1
1
0
0
1
1
SEL0
1
0
1
1
0
1
0
1
0
1
选择的乘数
散热片×32
FIN / 8
散热片×2
FIN / 2
FIN / 16
散热片×4
FIN / 4
鳍×8
鳍×16
无乘法
引脚说明
名字
VCON
GND
CLKT
VDD
CLKC
SEL1
SEL0
VDD
XIN
XOUT
SEL3
SEL2
OE
采用3x3mm QFN
引脚数
1
2,3,4,8
5
6
7
9
10
11
12
13
14
15
16
TYPE
I
P
O
P
O
I
I
P
I
I
I
I
I
电压控制输入。
接地连接。
LVDS输出
+ 3.3V电源。
互补LVDS输出
乘数选择引脚。这些引脚有一个内部上拉即会
默认SEL为“1”时,没有连接到GND 。
+ 3.3V电源。
晶振输入。看到水晶规格第3页。
晶振输出。看到水晶规格第3页。
乘数选择引脚。这些引脚有一个内部上拉即会
默认SEL为“1”时,没有连接到GND 。
输出使能引脚(见第1页OE逻辑状态表) 。
描述
47745弗里蒙特大道,弗里蒙特,加利福尼亚州94538电话:( 510 ) 492-0990传真:( 510 ) 492-0991
www.phaselink.com
转05年9月29日第2页