PLL701-01/02/04/06
低EMI的扩频时钟乘法器
特点
•
•
•
•
•
•
•
•
•
扩频时钟发生器，具有可选
从1个倍频为6倍输出。
输出频率范围： 10MHz至180MHz的。
接受来自晶体或参考时钟输入。
可选的中心，向下或不对称传播
调制。
可选择的调制速率。
TTL / CMOS兼容的输出。
3.3V工作电压。
低短期抖动。
采用8引脚150mil SOIC封装。
引脚配置
XIN / FIN
XOUT / SD * ^
SC0^
SC1^
1
8
VDD
SC2^
FOUT
GND
PLL701-0X
2
3
4
7
6
5
XIN / FIN = 10 〜 30兆赫
注意：
^ ：内部上拉电阻（ 120kΩ的SD ， 30千欧的
SC0-SC2).
* ：将SD的值被加电时被锁存。该
内部上拉电阻导致的默认值高
当没有下拉电阻连接到该引脚
（ 27 kΩ的推荐外部下拉电阻） 。
描述
该PLL701-01 / 02 /04 / 06顷扩频时钟
设计用于减少电磁干扰的目的，发电机
在高速数字系统中。任何输出频率
从10到180MHz的可以通过编程来选择
6乘数模式。本设备被设计来操作
从一个晶体或参考时钟输入，并提供
1倍至6倍调制时钟输出。
输出时钟（ FOUT ）选择
SD
1
1
0
1
0
1
0
1
0
1
0
1
0
1
SC2
0
0
0
0
0
0
0
1
1
1
1
1
1
1
SC1
0
0
0
1
1
1
1
0
0
0
0
1
1
1
SC0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
FOUT
(-01)
X1
X1
X1
X1
X1
X1
X1
X1
X1
X1
X1
X1
X1
X1
FOUT
(-02)
X2
X2
X2
X2
X2
X2
X2
X2
X2
X2
X2
X2
X2
X2
FOUT
(-04)
X4
X4
X4
X4
X4
X4
X4
X4
X4
X4
X4
X4
X4
X4
FOUT
(-06)
X6
X6
X6
X6
X6
X6
X6
X6
X6
X6
X6
X6
X6
X6
SST调制
大小
0.50%
1.00%
1.50%
2.00%
FIN / 512
2.50%
3.00%
3.50%
关闭
频率。
C
C
D
C
A
C
A
C
A
C
A
C
A
TYPE
±0.25%
±0.5%
-1.0%
±0.75%
+0.25% ~ -1.25%
±1.0%
+0.5% ~ -1.5%
±1.25%
+0.75% ~ -1.75%
±1.5%
+1.0% ~ -2.0%
±1.75%
+1.25% ~ -2.25%
注意事项：
C：中间传播。答：非对称传播。 D：向下传播。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转05年8月30日第1页
PLL [ PHASELINK CORPORATION ]
