欢迎访问ic37.com |
会员登录 免费注册
会员中心
企业资讯   人才招聘  
电子百科

电子百科

Datasheet下载 IC品牌 缩略语 技术文章 IC型号

产品导航

ABCDEFGHIJKLMNOPQRSTUVWXYZ0123456789
PDF
  • 产品
  • PDF

    • 最近搜索

    热门搜索

    搜索
    发布采购

    P702-01XCL 参数 Datasheet PDF下载

    P702-01XCL图片预览
    型号： P702-01XCL
    PDF下载： 下载PDF文件 查看货源
    内容描述： 时钟发生器的基于PowerPC的应用 [Clock Generator for PowerPC Based Applications]
    分类和应用： 时钟发生器PC
    文件页数/大小： 8 页 / 271 K
    品牌： PLL [ PHASELINK CORPORATION ]
     浏览型号P702-01XCL的Datasheet PDF文件第1页浏览型号P702-01XCL的Datasheet PDF文件第2页浏览型号P702-01XCL的Datasheet PDF文件第3页浏览型号P702-01XCL的Datasheet PDF文件第4页浏览型号P702-01XCL的Datasheet PDF文件第6页浏览型号P702-01XCL的Datasheet PDF文件第7页浏览型号P702-01XCL的Datasheet PDF文件第8页  
    PLL702-01
    时钟发生器的基于PowerPC的应用
    VDD上电斜坡要求：
    在启动时，该芯片读取大量的根据应用的要求设置操作。由于阅读的设置是
    仅在启动时，然后冷冻用于操作的时间内完成，这是很重要的电环境稍微
    控制，以便利的设置正确的阅读。最重要的VDD引脚VDD_ANA和VDD_DIG ，他们应该
    适用于以下两个启动要求：
    1. VDD_DIG应该是同样快于或慢于VDD_ANA 。 VDD_DIG执行芯片复位，当VDD达到
    一定的水平和VDD_ANA应该已经达到至少到相同的水平，以及正确处理重置。
    2. VDD_DIG和VDD_ANA的VDD上电斜坡应通过节1.8V到2.5V不超过100μs的快
    并与连续增加斜率。本节中的三电平选择输入读取。
    3. VDD电源关闭后， VDD应该被允许去0V并在那里呆上至少前1毫秒的新VDD电源上。这是
    重要的是正确的先决条件，在每次启动时存在。在芯片或电路中的滤波电容剩余的费用可能
    干扰的前提，因此，重要的是VDD已在0V为每个起动之前一些时间。
    VDD关闭
    3.3V
    2.97V
    2.5V
    2.2V
    1.8V
    VDD上
    GND （0V）
    无极限
    复位使能
    最小1ms的
    >100us
    敏1秒
    复位禁用
    47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
    www.phaselink.com
    转05年7月18日第5页

    IC37:专业IC行业平台

    专业IC领域供求交易平台:提供全面的IC Datasheet资料和资讯，Datasheet 1000万数据，IC品牌1000多家。

    网站导航 Datasheet资料库 电子术语 电子百科
    服务中心 常见问题 委托交易 会员服务
    关于我们 公司简介 联系我们 免责申明

    产品索引：ABCDEFGHIJKLMNOPQRSTUVWXYZ0123456789

    深圳网络警察报警平台 公共信息安全网络监察 经营性网站备案信息 不良信息举报中心 工商网监电子标识 全国公安机关备案
    服务电话： 0755-32882616 0755-32882606 0755-32882608 0755-32882607 值班和投诉电话：13715251531 ©2004-2024 IC37网 版权所有：ic37.com 版权申明 公网安备44030402000606 粤ICP备13051289号-6