欢迎访问ic37.com |
会员登录 免费注册
发布采购

PL580-37QC-R 参数 Datasheet PDF下载

PL580-37QC-R图片预览
型号: PL580-37QC-R
PDF下载: 下载PDF文件 查看货源
内容描述: 38MHz - 320MHz的低相位噪声压控石英振荡器 [38MHz-320MHz Low Phase Noise VCXO]
分类和应用: 振荡器石英晶振压控振荡器
文件页数/大小: 10 页 / 303 K
品牌: PLL [ PHASELINK CORPORATION ]
 浏览型号PL580-37QC-R的Datasheet PDF文件第2页浏览型号PL580-37QC-R的Datasheet PDF文件第3页浏览型号PL580-37QC-R的Datasheet PDF文件第4页浏览型号PL580-37QC-R的Datasheet PDF文件第5页浏览型号PL580-37QC-R的Datasheet PDF文件第6页浏览型号PL580-37QC-R的Datasheet PDF文件第7页浏览型号PL580-37QC-R的Datasheet PDF文件第9页浏览型号PL580-37QC-R的Datasheet PDF文件第10页  
(初步)
PL580-37/38/39
38MHz - 320MHz的低相位噪声压控石英振荡器
布局建议
PCB布局考虑性能优化
下面的指南,以帮助您与性能优化的PCB设计:
-
保留所有的PCB走线PL580短
可能,以及保持所有其他的痕迹
远离它成为可能。
-
将晶体尽可能靠近,以既
晶体引脚的器件。这会降低
晶体和其他之间的串扰
信号。
-
从其他信号分离的水晶针的痕迹
在PCB上,但允许充裕的距离
两个水晶针的痕迹。
-
放置一个0.01μF 〜 0.1μF的去耦电容
VDD和GND之间,在组件端
的PCB ,接近VDD引脚。它不是
建议将在此组件
背后的PCB板。经历过孔将
降低信号的完整性,从而导致额外的
抖动和相位噪声。
-
强烈建议保持VDD和
接地迹线尽可能短。
-
当连接长的痕迹( > 1英寸)到
CMOS输出,设计的痕迹是很重要
作为传输线或“带状线” ,以避免
反射或振铃。在这种情况下,在CMOS
输出需要被匹配到跟踪
阻抗。通常是“带状线'被设计为
50Ω阻抗和CMOS输出通常有
低于50Ω的阻抗相匹配,以便能
通过增加串联的一个电阻器来实现
CMOS输出引脚的'带状'痕迹。
-
请联系PhaseLink的应用笔记
如何设计输出驱动长走线或
gerber文件的PL580布局。
47745弗里蒙特大道,弗里蒙特,加利福尼亚州94538电话:( 510 ) 492-0990传真:( 510 ) 492-0991
www.phaselink.com
转05年9月29日第8页