（初步）
PL611s-06
低功耗可编程快速打开时钟
Tm值
功能说明
PL611s -06是一种高功能的，非常灵活的，先进的可编程的PLL设计的高性能，低
功耗，小尺寸应用。该PL611s -06接收10MHz的基频晶体输入或30MHz的
1 MHz的参考时钟输入至100MHz ，并能产生两个输出高达35MHz的的。这种灵活
设计允许PL611s -06提供任何产生的PLL频率（F）
REF
（晶体或参考CLK）的频率或
F
REF
/ 2〜 CLK0和/或CLK1 。一些PL611s -06的设计特征，提及如下：
PLL编程
中的PLL PL611s - 06是完全可编程的。
PLL被配备有一个8位的输入频率
除法器（R-计数器） ，以及一个11位的VCO频率
反馈环路分频器（ M-计数器） 。的输出
PLL被转移到一个5位的交VCO分频器（P-
计数器） 。输出频率是由确定的
下述通式[F
OUT
= F
REF
* M / （R ×P） ] 。
时钟输出（ CLK0 ）
CLK0是主时钟输出。 CLK0的输出
可配置为PLL输出（F
VCO
/(2*P)),
F
REF
（晶体或参考CLK频率）输出，或F
REF
/2
输出。的输出驱动器级可以被编程为
低驱动（ 4mA）时，标准的驱动器（ 8毫安）或高驱动
（ 16毫安） 。最大输出频率为35MHz 。
输出使能（ OE ）
输出使能功能允许用户启用
并且通过切换OE禁止时钟输出（S ）
引脚。 OE引脚集成了一个60K的上拉电阻
赋予逻辑“1”的缺省状态。
时钟输出（ CLK1 ）
在CLK1功能允许PL611s -06有一个
附加的时钟输出。此输出可
编程以执行以下操作之一：
F
REF
- 参考（晶体或参考CLK）频率
F
REF
/ 2
CLK0
CLK0 / 2
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年12月12日第3页
PLL [ PHASELINK CORPORATION ]
