（初步）
PL611s-26
1.8V - 3.3V PicoPLL
TM
可编程时钟
功能说明
PL611s - 26是一种高功能的，非常灵活的，先进的可编程的PLL设计的高性能，低
功耗，小尺寸应用。该PL611s -26接受1MHz的参考时钟输入到200MHz ，并且
能够产生两个输出高达200MHz的。这种灵活的设计允许PL611s -26提供任何PLL
产生的频率，女
REF
（参考CLK）的频率或F
REF
/（2 ×P）至CLK0和/或CLK1 。一些设计特点
该PL611s - 26的，提及如下：
PLL编程
中的PLL PL611s -26是完全可编程的。
PLL被配备有一个8位的输入频率
除法器（R-计数器） ，以及一个11位的VCO频率
反馈环路分频器（ M-计数器） 。的输出
PLL被转移到一个5位的交VCO分频器（P-
计数器） 。输出频率由下式确定
下述通式[F
OUT
= F
REF
* M / （R ×P） ] 。
时钟输出（ CLK0 ）
CLK0是主时钟输出。该PL611s - 26能
还可以被编程，以提供第二时钟
输出， CLK1 ，在可编程I / O引脚（见
OE / PDB / CLK1引脚下面说明） 。的输出
CLK0可以配置为PLL输出
(F
VCO
/（2 ×P） ） ，女
REF
（参考文献的Clk频率）输出，或
F
REF
/（2 ×P）的输出。该输出驱动电平可以是
编程为低驱动（ 4mA）时，标准的驱动器
（ 8毫安）或高驱动（ 16毫安） 。最大输出
频率是由电源电压决定
如下图所示：
时钟输出（ CLK1 ）
在CLK1功能允许PL611s -26有一个
附加的时钟输出。此输出可
编程以执行以下操作之一：
F
REF
- 参考（参考CLK）频率
F
REF
/ 2
CLK0
CLK0 / 2
频率选择（ FSEL ）
频率选择（ FSEL ）功能允许
PL611s - 26之间的两个预编程的转
输出允许设备“对飞”的频率
切换。该FSEL引脚集成了一个60K上拉
电阻赋予逻辑“1”的缺省状态。
输出使能（ OE ）
输出使能功能允许用户启用
并且通过切换OE禁止时钟输出（S ）
引脚。 OE引脚集成了一个60K上拉
电阻器赋予逻辑“1”的缺省状态。
掉电控制（ PDB ）
掉电（ PDB ）功能，允许用户
把PL611s - 26进入“睡眠模式” 。当
激活（逻辑“0” ） ， PDB “禁用PLL时，
振荡电路，计数器和所有其他活动
电路。在掉电模式下的功耗IC
<10一份力量。该PDB引脚集成了60K
上拉电阻提供逻辑“1”的默认状态。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年12月12日第3页
PLL [ PHASELINK CORPORATION ]
