（初步）
PL611s-28
1.8V - 3.3V PicoPLL
TM
，世界上最小的可编程时钟
关键编程参数
CLK [0：1 ]
输出频率
F
OUT
= F
REF
* M / （R * P）的
其中M = 11位
R = 8位
P = 5位
CLK0 = F
OUT
, F
REF
或f
REF
/ (2*P)
CLK1 = F
REF
, F
REF
/ 2 ， CLK0和CLK0 / 2
输出驱动强度
三个可选驱动器的优势，
您可以选择：
•
低： 4毫安
•
标准： 8毫安（默认）
•
高： 16毫安
可编程
输入/输出
一个输出引脚可配置
如：
•
•
•
•
OE - 输入
PDB - 输入
FSEL - 输入
成为HiZ或低电平有效禁用状态
封装引脚配置
名字
引脚分配
SOT SC70 DFN
管脚管脚管脚＃
TYPE
描述
这种可编程I / O引脚可以配置为输出使能
（ OE ）输入，掉电（ PDB ）的输入，在的即时频率切换
选择（ FSEL ）输入或CLK1时钟输出。该引脚具有内部
60K上拉电阻（ OE ， PDB & FSEL只） 。
OE ， PDB ，
FSEL ， CLK1
1
2
2
I / O
在OE和PDB特征可以被编程为允许输出
浮动（Z嗨） ，或在“低有效”模式。
状态
0
1（默认）
GND
XIN ， FIN
XOUT
VDD
CLK0
2
3
4
5
6
1
3
4
5
6
3
1
6
5
4
P
I
O
P
O
GND连接
晶体或参考输入引脚
晶振输出引脚
不连接（ DNC ）当FIN存在
VDD连接
可编程时钟输出
OE
禁止CLK
普通模式
PDB
掉电模式
普通模式
FSEL
频率'2'
频率'1'
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转07年3月9日第2页
PLL [ PHASELINK CORPORATION ]
