PLL102-03
低偏移的输出缓冲器
输出输出扭曲
CLKOUT和CLK之间的偏差（ 1-4）输出不是动态的调整
PLL 。因为输出CLKOUT信号的输入到PLL 1 ，零相位差被保持
从REF至CLKOUT 。如果同样装载所有的输出，零相位差会
从REF保持所有输出。
如果应用程序不需要进行任何输出，输出偏斜，所有的输出必须平等地加载。
如果CLK （ 1-4）的输出比CLKOUT ， CLK少装（ 1-4）输出会导致它;如果
CLK （ 0-4 ）比CLKOUT ， CLK （ 1-4）以上载，否则会落后于CLKOUT 。
由于CLKOUT和CLK （1-4）的输出是相同的，它们全都起始于相同的时间，
但不同的负载会导致他们有不同的上升时间和不同的时间穿越
测量阈值。
REF
CLKOUT
CLK(1-4)
零延迟
REF输入和负载同样所有输出
REF
CLKOUT
CLK(1-4)
先进
REF输入和CLK同样装载（1-4 ）输出，
在CLK （1-4）比CLKOUT的负载较少。
REF
CLKOUT
CLK(1-4)
延迟
REF输入和CLK （ 1-4）输出负载同样，与
CLK （1-4）比CLKOUT的多个经装载。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年2月23日第5页
PLL [ PHASELINK CORPORATION ]
