PLL102-10
低偏移的输出缓冲器
特点
•
•
•
•
•
•
•
•
频率范围50 〜 120MHz的。
内部锁相环将允许传播光谱
对参考时钟特鲁姆调制传递给输出
放。
零输入 - 输出延迟。
小于700 ps的设备 - 设备倾斜。
比输出之间250 ps的偏差更小。
小于100 ps的周期 - 周期抖动。
2.5V或3.3V电源工作。
采用8引脚SOIC和MSOP封装。
引脚配置
REFIN
GND
CLK1
CLK2
1
8
CLKOUT
DNC
DNC
VDD
PLL102-10
2
3
4
7
6
5
描述
该PLL102-10是一款高性能,低偏移,低
旨在发布高抖动零延迟缓冲器
高速时钟,并采用8引脚SOIC和MSOP封装
封装。它具有与同步两个输出
的输入。该同步是通过建立
CLKOUT反馈到PLL的输入。自从
在输入和输出之间的偏移小于
±350
ps的,该设备充当一个零延迟缓冲器。
框图
REFIN
PLL
CLKOUT
CLK1
CLK2
47745弗里蒙特大道,弗里蒙特,加利福尼亚州94538电话:( 510 ) 492-0990传真:( 510 ) 492-0991
www.phaselink.com
转05年3月22日第1页