PLL103-05 参数 Datasheet PDF下载

型号：	PLL103-05
PDF下载：	下载PDF文件查看货源
内容描述：	1至5时钟分配缓冲区 [1-to-5 Clock Distribution Buffer]
分类和应用：	时钟
文件页数/大小：	4 页 / 119 K
品牌：	PLL [ PHASELINK CORPORATION ]

初步

PLL103-05

1至5时钟分配缓冲区

特点

•

5输出相同的鳍。

低偏移（ < 250输出之间PS）。

输入/输出频率范围0 - 160兆赫

在TTL电平25毫安驱动能力。

在CMOS电平70毫安驱动能力。

工作电压为3.3V 。

采用8引脚150mil SOIC封装。

引脚配置

鳍

CLK1

CLK2

CLK3

CLK5

VDD

GND

CLK4

PLL103-05

FIN = 0 〜 160兆赫

说明

该PLL103-05是1至5时钟分配缓冲区，

在5再现的参考输入频率（FIN）

不同的输出。它的目的是最大限度地减少偏差

输出之间提供TTL和CMOS

兼容的输出电平。

框图

CLK1

CLK2

鳍

CLK3

CLK4

CLK5

47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991

转00年9月26日第1页

专业IC领域供求交易平台:提供全面的IC Datasheet资料和资讯，Datasheet 1000万数据，IC品牌1000多家。

网站导航 Datasheet资料库电子术语电子百科

服务中心 常见问题委托交易会员服务

关于我们 公司简介联系我们免责申明

产品索引：A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9