PLL103-02
DDR SDRAM缓存的台式机有4个DDR DIMM内存
特点
•
•
•
•
•
•
•
•
•
生成从一个输入端24的输出缓冲器。
最多支持四个DDR DIMM内存模块。
支持266MHz的DDR SDRAM 。
一个额外的输出反馈。
比5ns的延迟更少。
任何输出间偏斜小于100 ps的。
2.5V电源电压范围。
增强的DDR输出驱动选择I2C 。
可提供48引脚SSOP 。
引脚配置
FBOUT
VDD2.5
GND
DDR0T
DDR0C
DDR1T
DDR1C
VDD2.5
GND
DDR2T
DDR2C
VDD2.5
BUF_IN
DDR0T
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
N / C
VDD2.5
GND
DDR11T
DDR11C
DDR10T
DDR10C
VDD2.5
GND
DDR9T
DDR9C
VDD2.5
PD ＃
GND
DDR8T
DDR8C
VDD2.5
GND
DDR7T
DDR7C
DDR6T
DDR6C
GND
SCLK
PLL103-02
框图
SDATA
SCLK
I2C
控制
DDR0C
DDR1T
DDR1C
DDR2T
DDR2C
DDR3T
DDR3C
DDR4T
GND
DDR3T
DDR3C
VDD2.5
GND
DDR4T
DDR4C
DDR5T
DDR5C
VDD2.5
SDATA
注意：
＃ ：低电平有效
BUF_IN
DDR4C
DDR5T
DDR5C
DDR6T
DDR6C
DDR7T
DDR7C
DDR8T
DDR8C
DDR9T
DDR9C
DDR10T
DDR10C
DDR11T
DDR11C
描述
该PLL103-02被设计为一个2.5V缓冲至
在PC应用程序分发高速时钟。该
器件具有24个输出。这些输出可以
配置支持4个非缓冲DDR DIMM内存模块。
该PLL103-02可以结合使用一个
时钟合成器的VIA Pro的266芯片组。
该PLL103-02还具有一个I2C接口，可
启用或禁用每个输出时钟。当动力
时，会启用所有输出时钟（具有内部上拉
UPS ） 。
PD ＃
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年9月9日第1页
PLL [ PHASELINK CORPORATION ]
