PLL502-35/-37/-38/-39
750kHz的 - 800MHz的低相位噪声倍频VCXO
通用低相位噪声的IC
特点
•
•
•
•
•
•
•
•
•
•
可选择750kHz的800MHz的范围内。
低相位噪声输出（ @ 10kHz的频率
胶印， -142dBc / Hz的为19.44MHz ， -125dBc / Hz时
155.52MHz ， -115dBc / Hz的为622.08MHz的） 。
CMOS （ PLL502-37 ） ， PECL （ PLL502-35和
PLL502-38 ）或LVDS （ PLL502-39 ）输出。
12〜 25MHz的晶振输入。
没有外部负载电容和变容二极管需要。
输出使能选择。
宽拉范围（ +/- 200ppm的）
可选择的1/16至32倍倍频。
工作电压为3.3V 。
采用16引脚封装（TSSOP或3x3mm的QFN ） 。
引脚配置
（ TOP VIEW ）
VDD
XIN
XOUT
SEL3^
SEL2^
OE
VCON
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
SEL0^
SEL1^
GND
CLKC
VDD
CLKT
GND
GND
该PLL502-35 （ PECL倒置OE ） ， PLL502-37
（CMOS） ， PLL502-38 （ PECL ）和PLL502-39 （LVDS）
是高性能和低相位噪声压控石英振荡器IC
芯片。它们提供的相位噪声性能低
为-125dBc在10kHz偏移量（在155MHz的） ，通过多
行走输入晶振频率高达32倍。该
宽拉范围（ +/- 200ppm的）和非常低的抖动
使它们非常适用于广泛的应用，
包括SONET / SDH和FEC 。他们接受的乐趣
damental并联谐振模式的晶体从12到
25MHz.
XOUT
SEL3^
SEL2^
OE
13
14
15
16
12
11
10
SEL1^
9
描述
XIN
SEL0 ^ / VDD *
VDD / GND *
P502-3x
1
2
3
4
PLL 502-3x
GND
GND
8
7
6
5
GND
CLKC
VDD
CLKT
VCON
框图
SEL
OE
VIN
X+
X-
振荡器
扩音器
w/
集成
变容二极管
PLL
（相
锁定
环）
^:
*:
内部上拉
在3×3包， PLL502-35 / -38没有SEL0可供选择：引脚
10 VDD ，引脚11是GND 。然而， PLL502-37 / -39有SEL0
（引脚10 ）和PIN11为VDD。见引脚分配表的详细信息。
输出使能逻辑电平
产品编号
PLL502-38
PLL502-35
PLL502-37
PLL502-39
OE
0（默认）
1
0
1（默认）
三州
三州
GND
状态
输出启用
Q
Q
输出启用
PLL旁路
PLL502-3x
OE输入：通过PECL电平PLL502-38定义的逻辑状态
通过CMOS电平PLL502-37 / -39定义的逻辑状态
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转06年1月19日第1页
PLL [ PHASELINK CORPORATION ]
