PLL501-05/-07
VCXO时钟发生器IC
特点
•
•
•
•
集成的压控晶体振荡器
电路（ VCXO ） （拉范围最低为200ppm ） 。
理想的ADSL （提供35.328MHz和70.656MHz ） 。
VCXO的调谐范围： 0 - 3.3V 。
集成锁相环（PLL），提供
提供35.328MHz可牵引输出（用于PLL501-05 ）
和70.656MHz （对于PLL501-07 ）与
13.248MHz低成本并行谐振晶体。
接受基本模式并行谐振
晶体从8到15兆赫。
3.3V电源电压。
小电路板面积（ 8引脚0.150 '' SOIC） 。
12毫安输出驱动器的TTL电平的能力。
引脚配置
XIN
VDD
VIN
GND
1
2
3
4
8
7
6
5
XOUT
GND
VDD
CLK
PLL501-XX
•
•
•
•
表1 ：水晶/输出频率
设备
PLL501-05
F
XIN
（兆赫）
13.248
（ 8 〜15）
13.248
（ 8 〜15）
CLK （兆赫）
35.328
（ 2.667架F
XIN
)
70.656
（ 5.333架F
XIN
)
说明
该PLL501-05和PLL501-07是单片低
抖动，高性能CMOS VCXO芯片。他们
允许输出频率的与所述控制
输入电压（VIN） ，使用低成本的晶体。
该PLL501-05和PLL501-07是理想的ADSL
应用程序。用低成本13.248MHz晶体，所述
PLL501-05提供了一个可牵引提供35.328MHz输出
时钟，而PLL501-07提供一个70.656MHz
输出时钟。
PLL501-07
注意：
联系PhaseLink定制PLL频率
框图
XIN
VCXO
PLL
XOUT
VIN
产量
卜FF器
CLK
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
转01年5月10日第1页
PLL [ PHASELINK CORPORATION ]
