PLL520-05/-06/-07/-08/-09
低相位噪声压控与乘数（用于100-200MHz基金XTAL）
引脚说明
名字
XIN
XOUT
OE
VCON
GND
DRIVSEL **
TSSOP *
引脚数
2
3
6
7
8,9, 10, 14
-
采用3x3mm QFN *
引脚数
13
14
16
1
2,3,4,8,12
12
TYPE
I
I
I
I
P
I
描述
水晶接头。
晶振输出接口。
输出使能引脚。
频率控制输入（ 0.3V至3.0V ）
地（除了在PLL520-06销12 ： DRIVSEL见下文）。
PLL520-06只：驱动器选择输入。该引脚具有内部
拉那将默认DRIVSEL为'1'时，不连接到
GND 。 PLL520-06的CMOS输出高电平驱动CMOS
当DRIVSEL被设置为'0' ，并且将标准CMOS
否则。
真正的输出PECL （ PLL520-08 ）或LVDS （ PLL520-09 ）
（N / C为PLL520-07 ）
互补输出PECL （ PLL520-08 ）或LVDS
(PLL520-09)
（ CMOS出来PLL520-07 ） 。
乘数选择引脚。这些引脚有一个内部上拉
这将默认SEL为“1”时，没有连接到GND 。
+ 3.3V电源。
CLKT
CLKC
SEL0
SEL1
SEL2
SEL3
VDD
11
13
16
15
5
4
1, 12
5
7
10
9
15
无法使用
6,11
O
O
I
I
I
I
P
*
注： PLL520-06在3x3mm的QFN仅， PLL520-07采用TSSOP才可用。
**注： DRIVSEL引脚12上PLL520-06只。
频率选择表
SEL3*
SEL2
SEL1
SEL0
选择的乘数
0*
1*
1*
1*
0
0
1
1
1
1
1
1
1
1
0
1
鳍×8 （ PLL520-09采用TSSOP只）
散热片×4
散热片×2
无乘法
注* ：
SEL3中不可用（始终为“ 1”）在3x3mm的包
所有引脚都具有内部上拉电阻（默认值是1 ） 。连接至GND，设置为0 。
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年9月20日第2页
PLL [ PHASELINK CORPORATION ]
