PLL520-17/-18/-19
低相位噪声压控与乘数(为65-130MHz基金XTAL)
特点
•
•
•
•
•
•
•
65MHz的要为130MHz基本模式晶体。
输出范围: 65MHz的 - 的800MHz (可选1个,
2倍,4倍和8倍乘数) 。
低功耗注入水晶50uW 。
可用输出: PECL , LVDS或CMOS 。
集成的可变电容器。
支持3.3V电源供电。
采用16引脚( TSSOP或SOIC )
引脚配置
VDD
XIN
XOUT
SEL3^
SEL2^
OE
VCON
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
SEL0^
SEL1^
GND
CLKC
VDD
CLKT
GND
GND
PLL 520-1x
描述
该PLL520-17 / -18 / -19系列VCXO IC的是
专门用来拉高频
根本的结晶。他们实现极低的电流
为产生更好的整体稳定的结晶。
其内部变容二极管允许片上频率
拉,由VCON输入控制。
^ :内部上拉
输出使能逻辑电平
产品编号
PLL520-18
PLL520-17
PLL520-19
OE
0(默认)
1
0
1(默认)
状态
输出启用
三州
三州
输出启用
框图
OE输入:通过PECL电平PLL520-18定义的逻辑状态
通过CMOS电平PLL520-17 / -19定义的逻辑状态
SEL
OE
VCON
XIN
XOUT
振荡器
扩音器
w/
集成
变容二极管
PLL
(相
锁定
环)
Q
Q
PLL旁路
PLL520-17/-18/-19
47745弗里蒙特大道,弗里蒙特,加利福尼亚州94538电话:( 510 ) 492-0990传真:( 510 ) 492-0991
www.phaselink.com
转04年9月20日第1页