PLL601-02
低相位噪声PLL时钟乘法器
特点
•
•
•
•
•
•
•
•
•
•
低相位噪声XO
从输入晶振或时钟在10-27MHz 。
集成的晶体负载电容：没有外部
负载电容要求。
输出时钟频率高达160MHz 。
低相位噪声（ -125dBc / Hz的@ 1kHz时） 。
输出使能功能。
低抖动（ RMS） ： （ ACCUM ） 6.4ps （期） ， 9.4ps
先进的低功耗亚微米CMOS工艺。
工作电压为3.3V 。
采用16引脚SOIC和TSSOP封装。
引脚配置
CLK
REFEN
VDD
VDD
VDD
XOUT
S1^
XIN
1
2
16
15
GND
GND
GND
REFOUT
OE-
S0^
S2^
GND
PLL 601-02
3
4
5
6
7
8
14
13
12
11
10
9
描述
该PLL601-02是一种低成本，高性能和
低相位噪声时钟合成器，支持4倍或8倍mul-
tiplier 。使用PhaseLink专有模拟和
数字锁相环技术，该IC能
产生了一个160MHz的放出来。非常适合
155.52MHz的应用程序。
倍频器选择表
S2
0
0
0
0
1
1
1
1
S1
0
0
1
1
0
0
1
1
S0
0
1
0
1
0
1
0
1
CLK
TEST
版权所有
4倍输入（低频压控振荡器*）
8x的输入（低频压控振荡器*）
版权所有
XO频率闯关
4X输入（高频VCO * ）
8X输入（高频VCO * ）
*：低频VCO建议为在155.52MHz最佳性能
框图
S2
S1
S0
基于ROM
乘
VCO
分频器
参考
分频器
相
比较
收费
泵
环
滤波器
VCO
CLK
OE
XIN
XOUT
XTAL
OSC
REFEN
REFOUT
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年9月3日第1页
PLL [ PHASELINK CORPORATION ]
