PLL601-01
低相位噪声PLL时钟乘法器
特点
•
•
•
•
•
•
•
•
•
•
低相位噪声XO
从输入晶振或时钟在10-27MHz 。
集成的晶体负载电容:没有外部
负载电容要求。
输出时钟频率高达160MHz 。
低相位噪声( -125dBc / Hz的@ 1kHz时) 。
输出使能功能。
低抖动( RMS) : ( ACCUM ) 7.2ps (期) , 11.2ps
先进的低功耗亚微米CMOS工艺。
工作电压为3.3V 。
采用16引脚SOIC和TSSOP封装。
引脚配置
CLK
REFEN
VDD
VDD
VDD
XOUT
S1^
XIN
1
2
16
15
GND
GND
GND
REFOUT
OE-
S0^
S3^
S2^
PLL 601-01
3
4
5
6
7
8
14
13
12
11
10
9
描述
注: ^表示内部上拉。
该PLL601-01是一种低成本,高性能和
低相位噪声时钟合成器。采用相位
Link的专有模拟和数字锁相环
环技术,该IC可产生高达一
160MHz的输出。
框图
S3
S2
S1
S0
基于ROM
乘
VCO
分频器
参考
分频器
相
比较
收费
泵
环
滤波器
VCO
CLK
OE
XIN
XOUT
XTAL
OSC
REFEN
REFOUT
47745弗里蒙特大道,弗里蒙特,加利福尼亚州94538电话:( 510 ) 492-0990传真:( 510 ) 492-0991
www.phaselink.com
转04年9月3日第1页