PLL650-06
网络LAN时钟
特点
•
•
•
•
•
•
•
•
•
引脚配置
XIN
XOUT
GND
50MHz/FS*
1
2
3
4
8
7
6
5
VDD
GND
75MHz
+
/66MHz
+
VDD
全CMOS输出摆幅与40 mA输出驱动
能力。 25 mA输出驱动为TTL电平。
先进的低功率，亚微米CMOS工艺。
25MHz的基频晶体或时钟输入。
一个输出固定在50MHz
66.6或75MHz的一个可选择的输出频率（与
双驱动力输出） 。
在所有的钟表零PPM合成误差。
理想的网络交换机。
工作电压为3.3V 。
采用8引脚150mil SOIC
.
PLL650-06
*：双向引脚
+ ：双重力量输出
描述
锁相环650-06是一种低成本，低抖动，高
高性能时钟合成器。使用PhaseLink的
专有的模拟锁相环技术，这
设备可产生1 50MHz的输出时钟和一个
从单个可选择为75MHz或66.6MHz频率范围内的输出时钟
低成本25.0MHz晶振。这使得PLL650-06理想
用于网络应用程序。
频率表
FS
0
1
引脚6
75MHz
66.6MHz
框图
50MHz
XIN
XOUT
XTAL
OSC
控制
逻辑
FS
1
75MHz/66MHz
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年9月3日第1页
PLL [ PHASELINK CORPORATION ]
