PMC-Sierra公司，公司。
PM8353 QuadPHY ™
4通道1.0-1.25 Gbps的收发器
特点
•四个独立1.0-1.25 Gbit / s的
收发器
•四个辅助渠道支持
通道冗余
•超低功耗工作： 1.25瓦
典型
•集成串行器/解串器，时钟
合成，时钟恢复，以及8B / 10B
编码/解码逻辑
•物理编码子层（ PCS ）逻辑
千兆以太网
•可选的8位， 10位或IEEE 802.3z支持
GMII并行接口
•可选的接收FIFO，其
输入数据到本地同步
时钟域
• “中继”功能去歪斜和
排列在四个并行接收数据
频道
• 100-156 MHz的单倍数据速率（ SDR ）
带时钟的并行传输接口
转发
• 100-125 MHz的SDR并行接收
接口
•环回的全面控制， BIST ，
并通过802.3操作模式
兼容MDC / MDIO串行接口
•内置数据包生成器/校验
• IEEE 1149.1 JTAG测试支持
• IEEE 802.3z支持千兆以太网和
ANSI X3T11光纤通道支持
•高速输出，其功能
可编程的输出电流，以
直接驱动双端接线路
• 2.5V ， 0.25微米CMOS技术
与3.3V宽容的I / O
•直接连接到光模块，
哄，或串行背板
•小尺寸19×19毫米， 289引脚
PBGA
要求），它产生的游程长度
有限的数据流串行传输
使命。
一个接收FIFO可选对齐所有
输入的并行数据提供给本地时钟
域，添加或删除IDLE
根据需要序列。这简化了
通过实施上游的ASIC
除去的要求来处理
多个时钟域。
当启用中继时， QuadPHY
可以去除电缆歪斜差异
等效到几米，呈现
在接收4字节数据载体
接口正是因为他们是反
mitted 。
应用
•
•
•
•
•
高速串行背板
千兆以太网链路
光纤通道链接
系统内互联
ASIC到PMD链路
示例体系结构
概述
该QuadPHY
TM
是物理四核
层收发器非常适合系统
需要大量的点至点的
千兆链路。它提供了四个独立的
在能够操作的串行通道
高达1.25 Gbps的每一个，它可以是
组合在一起，形成一个单一的5.0
Gbps的双向链接。每四个的
主通道具有相应的
可以启用辅助信道
通过MDC / MDIO串行接口。
该QuadPHY包括8B / 10B块
编码逻辑（符合802.3z支持
千兆以太网和光纤通道
下页显示的第一个数字
在QuadPHY在开关应用。
此实现使用四通道
每个线卡1.25 Gbaud的，需要
只有16％的线卡和64针信号
为开关卡，可提供高达
16 Gbps的总有效载荷能力为
交换结构。
在该图中的虚线描绘的
系统时钟域。请注意，即使
虽然从任何或所恢复的时钟
所有串行链路可以是异步的，以
本地时钟的QuadPHY bridges-
这些结构域，使得交换结构
和线路卡可以被设计在仅一个
单时钟域。
框图
（ 1 4 ）传输通道A
并行
DATA IN
FIFO
TX字节
时钟
个
8B/10B
编码器
10
串行器
串行
发送
数据
接收通道A（ 1 4 ）
并行
数据输出
10
FIFO
个
10B/8B
解码器
反序列化&
字节对齐
时钟
恢复
串行
接受
数据
接收字节
时钟
REFCLK
时钟合成器
PLL锁定
MDC / MDIO
串行
管理
常见的控制逻辑
静态控件
PMC- 2000673 （R 3）
专有和机密与PMC - Sierra公司，并为客户的内部使用
©版权所有PMC-Sierra公司， 2001年公司
PMC [ PMC-SIERRA, INC ]
